Danke
@czietz! Dann werd ich mal schauen ob ich auch in die CPLD-Programmierung einsteigen kann. Scheint mir zumindest leichter als Assembler
Nen Mega hab ich leider nicht. Aber ich vermute mal, wenn's in meinen STF rein passt, wird's auch im Mega Platz haben. Vielleicht kannst Du mal Fotos von der näheren Umgebung aller in Frage kommenden Chips (FDC, CPU, DMA) posten und auch dazu schreiben, wieviel Platz nach oben ist, dass ich das mit berücksichtigen kann, falls ich tatsächlich mal zum Layouten komme ...
Aufsatz für die CPU hatte ich mir auch schon mehrfach überlegt - bei allem, was mir bisher in den Sinn kam, in meinem STF nachzurüsten (Flash-ROM, RTC, HD-Modul) - weil da einfach die meisten der benötigten Leitungen sind. Genau deshalb habe ich mich aber dagegen entschieden, weil ich nicht alles auf der CPU unterbringen kann, es sei denn ich packe alles auf eine gemeinsame Platine aber dann müsste ich alles gleichzeitig entwickeln. Ich habe aber lieber mehrere kleine (Miss)Erfolgserlebnisse nacheinander als ein großes. Außerdem sitzt bei mir schon ein PC-Speed auf der CPU. Ob man den im PC-Zeitalter noch braucht, ist eine andere Frage ... und ein weiteres Argument gegen die CPU ist, dass es die in zwei Gehäusen (DIP und PLCC) gibt, es also wieder nicht universell wäre. Daher entwickle ich lieber alle Platinen mit Steckverbindern, deren andere Enden ich erst mal mit dem Lötkolben irgendwo abgreife. Wenn dann mal alle Platinen fertig sind und funktionieren, wäre die Idee, einen CPU-Aufsatz zu machen, der die benötigten Signale ebenfalls an Steckverbindern zur Verfügung stellt. Das Problem ist nur: Ideen haben geht schnell, aber beim Realisieren kosten jede Menge kleine Details viel Zeit.
DMA halte ich für wenig hilfreich, denn der hat keine Adressleitungen. Dann kann ich's gleich klassisch um den FDC rum bauen.
Step und FDC Clock kann man ja per Kabel an den FDC legen.
Was willst Du mit STEP? Oder meinst Du damit die DAL-Leitungen für die automatische Einstellung der Step-Rate?
