PAK68/2 Platinen Projekt ...

[Lukas Frank]

Schaue mal da ->   http://forum.atari-home.de/index.php?topic=6841.0

Bild in neuem Tab öffnen ->  Link kopieren -> Bild einfügen im Beitrag mit den grössen Optionen einfügen

[joejoe]

Ein paar Überlegungen zum Preis:
die günstigste MonSTer kostet 50 GBP, also etwa 65€. Wenn das 8Mbyte große SRAM max. 2/3 des Gesamtpreises ausmacht, was ich nicht glaube, dann würden - entsprechende Stückzahlen vorausgesetzt- 16MByte auf etwa 80€ kommen, Das liegt ja zumindest in derselben Größenordnung wie der Renesas Chips bei Einzelkauf. Okay, altes EDO-RAM gibt es günstiger, zum Preis der sehr viel aufwändigeren Ansteuerung und wie mit der Magnum-TT würden dann auch nicht alle beliebigen EDO-/FastPage-RAMS laufen.

Wie Frank (oder Lukas?) schon schrieb, wäre eine Vervielfältigung der Lötplätze für eine variable Bestückung ja kein großes Ding, der Ausbau könnte also an den Bedarf / Geldbeutel angepasst werden. Und bei Sammelbestellung der Bauteile (aus China?) dürfte es auch noch etwas Rabatt geben.

Btw.
An eine synchrone Vervierfachung des ST.Bus Taktes für die CPU/FPU + schnelles (SRAM) FastRAM hat sich noch niemand gewagt, oder?
Die PAK/3 lief asynchron ja mit bis zu 50MHz.

[joejoe]

Bei 16Stk. 8bit breite SRAM Bausteine muss man doch eine Art Bankswitching machen, oder nicht ?

Da hatten sich neue Antworten mit meiner Antwort überschnitten.

Soldergirl hatte den Einsatz von 128KByte*8 SRAM vorgeschlagen.

Das war ja genau meine damalige Lösung, allerdings in DIP32 je vier SRAMs huckepack übereinander gelötet und mit einem zusätzlichen Sockel oben drauf für die ROMs.
/WR und /CS müssen dabei abgewinkelt werden (/WR zumindest in der untersten Lage)
/WR wird dann über alle SRAMS durchverbunden 
/CS je Lage
/OE für die ROMs entsprechend
In einem der originalen Decoder GALs (keine Ahnung welches es war) wird das Rom-Select Signal durch /OE0../OE3 (Ausgänge zu den vier Sockeln) ersetzt, und mit den bereits an diesem GAL anliegenden /DS0 und /DS1 in passender Logik erzeugt. Diese vier Signale gehen dann jeweils an alle Chips eines (ehemaligen) ROM-Sockels.

/DSACK0 und /DSACK1 müssen korrekt erzeugt werden.

Das ist wichtig, denn nur weil FastRAM üblicherweise 32bittig angelegt ist, erfolgen die Zugriffe natürlich auch je nach Befehl gegebenenfalls auch mal nur 8- oder 16-bittig. Das ist insbesondere bei Schreibzugriffen wichtig!

Einfach /DSACK0 und /DSACK1 (über Dioden) zu verbinden funktioniert nur bei Longword Schreibzugriffen!

Um die vier Lagen = Adressbänke ansprechen zu können sind dann noch vier passende Adressen gemeinsam mit A24 an ein auf das original vorhanden GAL huckepack aufgesetztes GAL geführt udn mit einer simplen Logic werden hier die /CS -Signale für das TT-kompatible FAstRAM erzeugt.

Das alles läßt sich reversibel mit jeder PAK/2 mit wenig Aufwand testen, um 'mal einen EIndruck vom Nutzen von Fast(S)RAM zu erhalten.

PALASM-Virtuosen haben damit alle Informationen zur HAnd, selbst wenn ich meine alten Quellen nicht wiederfinden sollte.

[Lukas Frank]

Als erster Test sind die 512kB ja in Ordnung aber in Grunde viel zu wenig. TT Ram ist und funktioniert sehr gut wie der Atari TT zeigt. So gut wie alle Programme ziehen einen großen Nutzen vom Fastram. Entweder laufen die Programme im Fastram oder legen auch Ihre Daten dort ab. Das kann man über Programmflags vorgeben.

Es braucht jemanden der die Logik dafür zusammen bekommt, ich kann das nicht.

Ebenso gut wäre den 030 Adapter mit dem GAL auf die PAK68/2 zu setzen. Oder wenn man an die Quellen der GALs kommt eine PAK68/3-20 oder besser -030 ohne Level 2 Cache aber mit Fastram in Form von je mehr desto besser SRAM auf der Platine. Das man je nach Geldbeutel in vierer Schritten nachbestücken kann.

[joejoe]

Ganz meine Meinung.
Der Logik Aufwand steigt bei einer SRAM Lösung nicht mit der RAM Größe, es müssen nur die passenden Adressen dekodiert werden.

Entsprechend müssen dann eine passende Menge an Eingängen im GAL vorhanden sein (je variabler die FastRAM Größe (z.B. bei Teilbestückung), umso mehr Adressleitungen müssen ans zusätzliche Adressdekoder-GAL gelegt werden.

Es bietet sich daher an, das auf der original PAK/2 vorhanden GAL durch eine modernere Variante mit mehr Ein- und Ausgängen zufinden, und die "alte" Logik mit der zusätzlich fürd FastRAM notwendigen Logik gemeinsam in diesem Baustein zu implementieren.

[czietz]

Das ist wichtig, denn nur weil FastRAM üblicherweise 32bittig angelegt ist, erfolgen die Zugriffe natürlich auch je nach Befehl gegebenenfalls auch mal nur 8- oder 16-bittig. Das ist insbesondere bei Schreibzugriffen wichtig!

Einfach /DSACK0 und /DSACK1 (über Dioden) zu verbinden funktioniert nur bei Longword Schreibzugriffen!

FALSCH! Liest hier eigentlich jemand (außer mir) auch mal die MC680x0 User Manuals vor dem Posten??



Was man natürlich je nach Zugriffsbreite (8 Bit, 16 Bit, 24 Bit, 32 Bit) aus A0, A1, SIZ0, SIZ1 erzeugen muss, sind die Chip-Selects für die RAMs. Die von Frank geposteten Gleichungen der Magnum TT zeigen, wie's geht, siehe dort CAS_UU, CAS_UM, CAS_LM, CAS_LL.

DSACK0 und DSACK1 kann man hingegen bei 32-bittigem RAM auch bei 8- oder 16-bittigen Zugriffen immer beide zusammen über eine Diode auf Low ziehen!

[joejoe]

Okay, ich gebe mich geschlagen.
Das war allerdings auch alles aus beinahe 25-jähriger Erinnerung heraus posaunt.
Die von Dir genannten Signale sind die relevanten!
Das ACK in DSACK zeigt ja schon ganz eindeutig die "Signalrichtung".

Die Selektlogik ist dann für alle RAM-Größen gleich (einfach).

Und Du hast Recht, ich habe derartige Literatur seit > 10 Jahren nicht gelesen.
Beschäftige mich derweil auch nur noch mit Excel und Powerpoint

[Lukas Frank]

Würde das gehen ->   http://pdfserv.maximintegrated.com/en/ds/DS1270AB-DS1270Y.pdf

Gibt es über Digikey, konnte aber keinen Preis in Erfahrung bringen ...

[czietz]

Das ist nicht-flüchtiges SRAM mit eingebauter Lithium-Batterie, ein Nachfolger der Dallas-NVRAMs, die früher in PCs (und auch im Falcon?) eingesetzt wurden. Für eine RAM-Erweiterung eher nicht geeignet, es sei denn, Du willst, dass der RAM über's Ausschalten hinaus erhalten bleibt.

Der Preis steht da ja bei Digikey: 276,12(!) US-Dollar pro Stück. Es gibt von Cypress noch (normale) 16 MBit SRAMs für 5V, z.B.  CY7C1069G aber deren Preise (wenngleich einiges günstiger) sind auch noch zum "Vorher-besser-Hinsetzen".

PS: @joejoe, ja, ich bin echt froh, dass ich auch außerhalb meiner Freizeit auch noch mit Elektronik zu tun habe und nicht nur mit Powerpoint und Co.

[joejoe]

Ja, das könnte funktionieren.
Habe ich auch schon gesehen (online), ist ein "etwas dickeres" Modul.
 
Das Pinout scheint eine Weiterführung der mir bekannten JEDEC-Pinouts zu sein. (ohne das jetzt im betreffenden Datenbuch verifiziert zu haben ).

Das heißt, die "unteren 32 Pins" entsprechen im Wesentlichen denen der PAK/2 Roms, die zusätzlichen 4 Pins stellen die gegenüber den vorgenannten 1MBit SRAM zur Adressierung von 16MBit zusätzlich notwendigen 4 Adressleitungen (2°4=16) zur Verfügung. 

Eine Lage (= 4*8 Bit SRAMS parallel adressiert) ergäben dann 2MByte FAstRAM, auch nicht der Renner im Vergleich zu dem Chip auf der MonSTer.

Da diese Chips mit Lithiumzellen gepuffert werden, sind das vermutlich auch keine Schnäppchen.

<edit> Ich tippe zu langsam...</edit>

[Lukas Frank]

Wenn man sehr viele kleinere SRAMs nutzt bekommt man doch bestimmt Probleme mit der Treiberleistung auf den Daten und Adressleitungen, oder ?

[joejoe]

Theoretisch schon (FAN-in bzw. FAN-out sind die Stichworte)
Damals (mit 1MBit SRAMs) machten 4 parallele Lagen keine Probs.
 

[Lukas Frank]

Ich dachte nur wenn man 16 Stück 512kBx8 Static Rams benutzt, was dann bei Vollbestückung nur 8MB Fastram ergeben ...

Hatte auch mal 8192kBx8 gesehen, kann die aber nicht mehr finden.

[joejoe]

wie czietz schon herausfand:
Der Renesas R1WV6416RSA ist ein 64MBit SRAM, laut Datenblatt "fully TTL compatible" (die 3,3V Vcc sind also nicht das Problem, da sehe ich eher die Bauform. Der Link zeigt auf einen BGA-Typen.
Aber das RAM der MonSTer (vermutlich nur eine andere (TSOP-) Bauform des Renesas-Chips) wäre doch der richtige Kandidat. Da die MonSTer verkäuflich ist, wäre das bei einer PAK/2++ mit 68030 und 16MByte Fast(S)RAM vermutlich auchg nicht anders. Wenn das Layout vier oder acht dieser Chips (ev. auf der Unterseite) vorsähe, wäre ein Ausbau auf 64MByte möglich, sofern der Geldbeutel mitmacht.

[Lukas Frank]

Dieses Renesas R1WV6416RSA SRAM sieht doch gut aus. Kostet aber 24,- Euro pro Stück ->   https://www.rutronik24.com/product/renesas/r1wv6416rsa-5si%23b0/2843615.html

Sollte man eigentlich D0 mit D8 verbinden/Brücken oder das ganze 16bit breit betreiben. Da sind ja diese LB und UB Eingänge zusammen mit CS ...?

Bei zwei Stück in minimal Bestückung wäre das doch mit 48,- Euro in Ordnung wie ich finde ...

[czietz]

Den Preis, den Du da gefunden hast, bekommst Du aber nur bei Abnahme von 192 Stück (Minmum Order Quantity). Da müsstest Du schon in die Serienproduktion von Speichererweiterungen einsteigen...

Natürlich 16-bit-breit betreiben, dann kannst Du aus zwei Stück parallel ein 32-bittiges FastRAM bauen. Wie schon von joejoe und mir angemerkt, musst Du (aus A0, A1, SIZ0 und SIZ1) dekodieren, welche Bytes gelesen bzw. geschrieben werden und die Chipselects und /LB und /UB passend setzen.

Ich gebe außerdem noch zu bedenken, dass Du Dir Gedanken um die Pegelwandlung machen musst. "All inputs and outputs are TTL compatible" heißt nämlich mitnichten, dass das Ding 5 V verträgt.  Mehr als Vcc=3,6 V und Spannungen an den Pins von Vcc+0,2 V = 3,8 V werden nicht empfohlen, abs. Max. ist 4,6 V. Also vielleicht die Idee der Monster kopieren und ein 5-V-tolerantes CPLD gleichzeitig die Pegelwandlung machen lassen?

[Lukas Frank]

Da habe ich nicht genau geschaut ...

Ich denke nicht das auf der MonSTer eine Pegelwandlung stattfindet. Alan hat ja auch das Alternate Ram only und da ist ausser ein paar TTL für das Selektieren nichts weiter drauf ...



Ich kann Alan mal fragen ...

[czietz]

Ich kann Alan mal fragen ...

Mach das mal. Mit 5V an den Eingängen betreibt man das RAM definitiv jenseits der Absolute Maximum Ratings. Das ist schlechtes Design und es ist Glück, wenn's nicht kaputt geht.

[Lukas Frank]

Wenn das so ist, ist das ganze hier zum Thema SRAM als Fastram uninteressant und nichtig. Die kleinen 5V SRAMs die es gibt sind ja viel zu klein ...

Also dann über DSACK0 und 1 und dann mit PS/2 Ram und der Magnum TT ...

[czietz]

Trotzdem würde mich interessieren, was Alan Hourihane sagt, falls Du ihn kontaktieren solltest. Ich meine, er wird sich doch bestimmt auch Gedanken zu diesem Problem gemacht haben...