atari-home.de - Foren
Markt => Suche => Thema gestartet von: Zirkumflex am Di 08.07.2025, 09:23:44
-
Hallo,
für die Grafikkarte Matrix MatGraph C32 suche ich eine RAM- Erweiterung. Diese gab es mit 512 kB oder mit 1 MByte. Die RAM-Platine wird auf die Stiftsockel der Grafikkarte aufgesteckt.
Dadurch lassen sich die standardmäßigen 256 kB erweitern.
Freue mich über Angebote!
Evtl. gab es auch Erweiterungen als Nachbauprojekte?
Besten Dank!
Zirkumflex
-
Hatte mal mehrere Matrix C-32 Karten ...
Die 1MB Ram Platine ist nur eine passive Platine die Kopfüber aufgesteckt wird und weiter nichts gemacht werden muss. Wenn jemand die beiden Stiftleisten mal ausmisst z.B. zu den Onboard Rambausteinen könnte ich eine Platine fertigen lassen? Da sind viele Rambausteine drauf weiss jetzt nicht ob 8 oder 16 Stück. Wird 16bit breit sein vermute ich?
Viel erwarten darf man nicht, man hat dann zwar 1MB auf Video Speicher aber die maximale Pixel Clock Frequenz ist 28Mhz. Da ist maximal 640x480 (800x600 /50Hz ???) möglich ...!!!
Edit: ... wobei ich was gelesen habe von 50Mhz? Aber auf der Karte sind drei Quarze und damit feste Pixel Clockfrequenzen.
640 x 480
VGA 640x480@60 Hz Industry standard (pixel clock 25.175 MHz)
VGA 640x480@73 Hz (pixel clock 31.5 MHz)
VESA 640x480@75 Hz (pixel clock 31.5 MHz)
SXGA (Mode 101) 640x480@85 Hz (pixel clock 36.0 MHz)
VESA 640x480@100 Hz (pixel clock 43.16 MHz)
800 x 600
SVGA 800x600@56 Hz (pixel clock 36.0 MHz)
SVGA 800x600@60 Hz (pixel clock 40.0 MHz)
SVGA 800x600@75 Hz (pixel clock 49.5 MHz)
VESA 800x600@72 Hz (pixel clock 50.0 MHz)
SXGA 800x600@85 Hz (Modes 102/103) (pixel clock 56.25 MHz)
VESA 800x600@100 Hz (pixel clock 68.18 MHz)
Man kann NVDI5 mit der Option Matrix CXX als Treiber nutzen und zusätzlich einige Bestandteile der original Matrix Treiber.
-
Habe mal das VMG Programm gestartet ...
... die 50Mhz geht nur am VGA Ausgang wenn eine ECL EG Option aufgesteckt ist.
-
Für die C-32 gibt es drei Modelle/Optionen und zwar Normal und mit EG Option (ECL 110Mhz) oder auch SM Option (ECL 160Mhz) und den Speicherausbau mit 256kB, 512kB oder 1024kB ...
-
Hallo Lukas Frank,
dass ist sehr interessant, Danke für die Erklärungen.
Die Karte habe ich gerade erst ersteigert, ist noch auf dem Weg zu mir. Sie hat aber, wie auf dem Foto zu sehen, die Huckepackplatine für die Optionen und diese voll bestückt, auch den EG -Chip. Ich weiß aber noch nicht, ob das nun die EG-ECL oder die EG-Analog-Version (Leistungsdaten wie EG-ECL, aber hochauflösend monochrom 1280x960 auch auf Farbbildschirmen) ist.
Sobald die bei mir ist, mache ich noch ein paar Detailfotos und messe gerne auch die Stiftsockel aus.
Beste Grüße
-
Man braucht passive Adapter der 9pol DSub auf 15pol DSub die verschieden sind in der Belegung zwischen ECL und VGA
Anhand des Datenblattes zum Intel 82786 Grafikprozessor und des Design Handbuches und dem ausmessen der beiden Siftleisten kann man heraus finden wie der Speicher aufgebaut sein muss und eine Platine herstellen. Ich glaube wenn man eine Ramplatine mit 1MB aufsteckt muss dieses weiße Widerstandsnetzwerk DIL Modul raus nehmen?
Die Karte kann maximal 50Mhz im Color VGA Modus wegen dem ECL Modul an der entsprechenden VGA Output Buchse. Die 1280x960 Pixel Auflösung mit 110Mhz im ECL Modus geht ausschliesslich an der ECL Out Buchse und nicht über VGA. Man braucht einen speziellen 19 Zoll ECL Monitor oder einen ECL auf VGA Wandler wie den von Tenox oder von Inventronik ...
-
Ich habe mir nun vorsorglich den ECL-VGA-Wandler bei Inventronik bestellt. Danke für den Tipp!
-
Ganz so einfach ist es manchmal nicht ...!
Viele ECL Grafikkarten brauchen eine negative Hilfsspannung die normalerweise von ECL Monitor mit über das Video Kabel liefert. Auf den Bildern ist ein passiver 9/15pol Adapter zu sehen der diese Hilfsspannung liefert. In aller Regel irgendwas um die -9Volt. In dem anderen Bild sieht man eine Matrix M110 Grafikkarte mit so einem Adapter plus einem ECL auf VGA Wandler ...
Du muss schauen ob das C-32 ECL Modul auch so eine negative Hilfssppannung braucht. Diese Motorola ECL Treiber Bausteine z.B. MC10H141 brauchen die Spannung. Vielleicht erzeugt das ECL Modul die auch selber. Im Datenblatt zu dem MC10H141 nachschauen welcher Pin die negative Spannung braucht und mit einem Multimeter nachmessen.
-
Pinbelegung und Daten ...
-
Danke für das viele fundierte Wissen, welches Du hier teilst. Das es nicht einfach wird, ist klar. Sehr interessant das Foto vom Mega ST mit der Matrix M110 und der ellenlangen Adapterkette. Hui!
Ich gehe davon aus, dass meine Grafikkarte aus einem MatScreen Bundle stammt (Matrix Matgraph Grafikkarte und Monitor Matscreen). Daher hege ich die Hoffnung, dass die Grafikkarte bereits alle Spannungen liefert ...
... wird im wahrsten Sinne spannend!
-
So, habe alles ausgemessen und als Grafik gezeichnet, wie so eine RAM-Platine ausschauen könnte.
Falls noch Angaben fehlen, bitte mitteilen.
Nun wäre es natürlich schön, falls sich das Matrix-Original nicht auftreiben lässt, wenn ein versierter Hardwareexperte bereit wäre, mit eine 1 MB Version zu bauen, natürlich mit Entlohnung.
Leider habe ich keinerlei Baupläne gefunden, noch nicht mal ein Foto vom Matrix-Original der RAM-Erweiterungs-Karte. Aber vielleicht lässt es sich anhand der Fotos der Grafikkarte ableiten.
-
Vielleicht hat @Gaga etwas und kann helfen ...?
-
Da sind 8Stk. 64kx4 Bausteine drauf also insgesamt 256k ...
Die 1MB Platine muss 8Stk. 256kx4 Bausteine drauf haben. Das alte Ram muss aktiviert werden indem man dieses weiße Widerstannetzwerk aussteckt. Die neuen 256kx4 Bausteine bekommen die selben Signale wie die 64kx4 Bausteine plus eine zusätzliche Adresse. Also recht einfach, man muss nur die beiden Stiftleisten ausmessen mit Hilfe eines Multimeters ...
Man nimmt dazu das Datenblatt zu den 64kx4 Ram Bausteinen ...
-
Habe nun die Stiftleisten mit dem Multimeter ausgemessen, wie da der Durchgang zu den RAM-Bausteinen ist. Habe versucht, dass verständlich tabellarisch aufzulisten, bin kein Elektroniker.
Es wäre schön, wenn Ihr es Euch anschauen würdet, ob das valide wirkt, und ob ein versierter Elektroniker damit eine 1 MB - RAM-Platine herstellen könnte, Vielen Dank!
-
Das weiße IC ist doch gesockelt, ziehe das mal aus dem Sockel dann sollten alle RAS und CAS Signale zu den DRAM Bausteinen weg sein. Vielleicht auch WE ...?
Messe das mal ...
Die Zählweise der Stiftleisten ist falsch aber das macht nichts.
-
Es ist exakt so wie Du prognostiziert hast! Ohne den Resistor (ein BI Technologies 899-3-R47 Widerstand mit 47 Ohm) sind die Signale zu den DRAM Bausteinen weg.
-
Mit abgezogenem Resistor bräuchte die RAM-Erweiterungsplatine auch keine Aussparung mehr an dieser Stelle, da es dann flach genug ist.
-
Auf der original Matrix 1MB Upgrade Platine ist so ein Kunststoff Noppi so das es unmöglich ist das 47 Ohm Widerstandsnetzwerk eingesteckt zu lassen.
-
Probiere doch erstmal ob die Karte im Atari Mega ST läuft z.B. mit NVDI 5 installiert mit der Option CXX. Man braucht von der original Matrix Treiber Diskette nur den kompletten MATRIX Ordner auf Partition C:\ neben der NVDI Installation ...
-
Ich habe die Matrix Grafikkarte bereits in einem Mega ST4 mit TOS 2.06 installiert.
Verwende dazu NVDI 5.03 mit der CXX-Option und den Matrix-Treiber-Ordner Version 2.3.
Läuft alles tadellos und stabil.
Für die VGA-Ausgabe ist es an einem NEC Multisync LCD 1970NXp.
Aufgrund des mit 256 KB sehr knappen On Board-Video-RAMs ist derzeit 640x480 bei 16 Farben mit einer Bildwiederholfrequenz von 67Hz der beste Kompromiss. Bei 256 Farben ist derzeit jedoch bei 640x384 (400) Schluss, das RAM ist da schon zu knapp für mehr.
Mir ist klar, dass die Grafikkarte in ihren Leistungen begrenzt ist. Aber es wäre schön, die RAM-Limitierung mit dem maximalen Ausbau auf 1 MB aufzuheben, um diese schöne Grafikkarte zumindest maximal ausschöpfen zu können.
-
Wenn etwas Zeit ist werfe ich Eagle mal an wegen der Platine ...
-
Das wäre sehr schön, Besten Dank!
-
@Zirkumflex Bitte das PDF 1:1 ausdrucken dann ausschneiden und probieren ob es passt ...
Es geht darum ob die Platinen Abmasse passen und die Pfostenleisten richtig sitzen.
SV1/2 sind nur Platzhalter weil ich erst ein neues Bauteil bauen muss in Eagle.
-
Danke, melde mich am Freitag, da kann ich es ausprobieren.
Beste Grüße!
-
Ist diese Speichererweiterung speziell und nur für die MatGraph C32 gedacht gewesen oder konnten bzw. können auch andere Matrix Grafikkarten von dieser Erweiterung profitieren?
-
Sieht so aus also only C-32, alle anderen Karten auf C-32 Basis sind VME Bus Karten und haben schon 1MB Video Ram ausser die Monochrom VME Karte die 256kB hat und auch nicht mehr braucht.
-
https://www.ardent-tool.com/datasheets/Intel_82786_Users_Manual_1988.pdf
Brauche etwas mehr Klarheit ...
- WE sollte für alle 8 Bausteine durchverbunden sein also nur einmal da
- CAS ist zweimal da also CAS0 und CAS1 ?
- RAS ist nur einmal da für alle 8 Bausteine ?
- VSS = GND = Masse
- VCC = +5V
- Adressen A0 bis A7
- Adresse A8 ?
- I/O2 fehlt einmal Ram Pin15
DRA Pins sind die Adressen zu den DRAM Bausteinen, messe mal an welchem Pin DRA8 liegt. Und RAS ist 4mal da, messe mal wieviele benutzt werden an den Rambausteinen?
@Zirkumflex ... deine Tabelle verwirrt. Die Ram Bausteinnummerierung ist gut und ich brauche nur die Belegung der Stiftleisten. A0 bis A8 geht immer durch also an jedem Ram Baustein gleich. Bitte prüfen was ich aufgeschrieben habe also D sind die Daten 0 bis 3 an jedem Baustein. Da fehlt ein Daten Anschluss ...
Siftleiste A
Pin 1 = A0
Pin 2 = A2
Pin 3 = A4
Pin 4 = A6
Pin 5 =
Pin 6 =
Pin 7 =
Pin 8 =
Pin 9 =
Pin 10 =
Pin 11 =
Pin 12 =
Pin 13 =
Pin 14 =
Pin 15 =
Pin 16 =
Pin 17 = A7
Pin 18 = A5
Pin 19 = A3
Pin 20 = A1
Stiftleiste B
Pin 1 = Data Ram 4,8 = I/O0
Pin 2 = D 4,8 = I/O2
Pin 3 = D 3,7 = I/O0
Pin 4 =
Pin 5 = D 2,6 = I/O0
Pin 6 = D 2,6 = I/O2
Pin 7 = D 1,5 = I/O0
Pin 8 = D 1,5 = I/O2
Pin 9 =
Pin 10 =
Pin 11 =
Pin 12 =
Pin 13 = D 1,5 = I/O3
Pin 14 = D 1,5 = I/O1
Pin 15 = D 2,6 = I/O3
Pin 16 = D 2,6 = I/O1
Pin 17 = D 3,7 = I/O3
Pin 18 = D 3,7 = I/O1
Pin 19 = D 4,8 = I/O3
Pin 20 = D 4,8 = I/O1
-
Hat nun doch etwas länger gebraucht, alles nachzumessen usw.
Die Idee mit der Schablone war sehr gut. Das zeigte, dass die Platinen-Maße inkl. Aussparung schon gut passt. Aber die beiden Stiftsockel hatte ich nicht ganz korrekt ermittelt, entschuldigt bitte. Das habe ich nun nochmal ganz exakt vermessen, nicht nur die Lage der Stiftzeilen, sondern auch die Pin zu Pin Abstände miteinander, habe ich grau hinterlegt als 'Lupe' gezeichnet. Exakter kann ich es nicht messen, ist so schon alles winzig ... hoffe aber, daraus lässt sich die Sockelbuchse ableiten.
Anbei die neue Zeichnung die als PDF 1:1 maßstabsgetreu gedruckt werden kann (der bemaßte Teil).
Ebenfalls komplett nochmal durchgemessen habe ich die Stiftleisten zu den RAM-Bausteinen und auch hier die Tabellen korrigiert, diese hier auch neu anbei (Ergebnisse einmal mit und einmal ohne gesteckten Resistor).
Messe mal an welchem Pin DRA8 liegt. Und RAS ist 4mal da, messe mal wieviele benutzt werden an den Rambausteinen?
DRA8 liegt an den RAM-Bausteinen 4 und 8 an, dort an PIN 3
RAS3 liegt an den RAM-Bausteinen 4 und 8 an, dort an PIN 15
RAS2 liegt an den RAM-Bausteinen 3 und 7 an, dort an PIN 2
RAS1 liegt an den RAM-Bausteinen 3 und 7 an, dort an PIN 3
RAS0 liegt an den RAM-Bausteinen 3 und 7 an, dort an PIN 15
@Zirkumflex ... deine Tabelle verwirrt. Die Ram Bausteinnummerierung ist gut und ich brauche nur die Belegung der Stiftleisten. A0 bis A8 geht immer durch also an jedem Ram Baustein gleich. Bitte prüfen was ich aufgeschrieben habe also D sind die Daten 0 bis 3 an jedem Baustein. Da fehlt ein Daten Anschluss ...
Siftleiste A
Pin 1 = A0 (alle RAM-Bausteine)
Pin 2 = A2 (alle RAM-Bausteine)
Pin 3 = A4 (alle RAM-Bausteine)
Pin 4 = A6 (alle RAM-Bausteine)
Pin 5 = X
Pin 6 = X
Pin 7 = X
Pin 8 = X
Pin 9 = X
Pin 10 = VSS ((alle RAM-Bausteine)
Pin 11 = VSS (alle RAM-Bausteine)
Pin 12 = VSS (alle RAM-Bausteine)
Pin 13 = X
Pin 14 = X
Pin 15 = X
Pin 16 = X
Pin 17 = A7 (alle RAM-Bausteine)
Pin 18 = A5 (alle RAM-Bausteine)
Pin 19 = A3 (alle RAM-Bausteine)
Pin 20 = A1 (alle RAM-Bausteine)
Stiftleiste B
Pin 1 = Data Ram 4,8 = I/O0 (korrekt)
Pin 2 = D 4,8 = I/O2 (korrekt)
Pin 3 = D 3,7 = I/O0 (korrekt)
Pin 4 =D 3,7 = I/O2
Pin 5 = D 2,6 = I/O0 (korrekt)
Pin 6 = D 2,6 = I/O2 (korrekt)
Pin 7 = D 1,5 = I/O0 (korrekt)
Pin 8 = D 1,5 = I/O2 (korrekt)
Pin 9 =WE (RAM-Bausteine 1, 2, 5, 6)
Pin 10 =VCC (alle RAM-Bausteine)
Pin 11 =VCC (alle RAM-Bausteine)
Pin 12 =WE (RAM-Bausteine 3, 4, 7, 8 )
Pin 13 = D 1,5 = I/O3 (korrekt)
Pin 14 = D 1,5 = I/O1 (korrekt)
Pin 15 = D 2,6 = I/O3 (korrekt)
Pin 16 = D 2,6 = I/O1 (korrekt)
Pin 17 = D 3,7 = I/O3 (korrekt)
Pin 18 = D 3,7 = I/O1 (korrekt)
Pin 19 = D 4,8 = I/O3 (korrekt)
Pin 20 = D 4,8 = I/O1 (korrekt)
Hoffentlich passt so alles zueinander, bitte checkt es auf Validität, Danke!
-
Hier noch die Fotos zu den Schablonen.
Durch meine Fehlmessung konnte die Schablone von Frank nicht passen, sorry.
Meine neue bemaßte Zeichnung passt exakt über die Stiftsockel usw.
Evtl. könnte man die Aussparung 1-2 mm breiter machen und die ganze Platine links ebenfalls 2 mm schmäler, dann wäre schön 'Luft und Spiel' zum einsetzen.
Beste Grüße und Danke!
-
Noch eine kurze Frage:
Die originalen 64 kByte-RAM-Bausteine haben 18 PINs.
Ich habe keine RAM-Varianten mit 128 kByte oder 256 kByte beim Stöbern im Internet im selben 18 PIN-Layout gefunden ...
Gefunden habe ich dann zwar ähnliche RAM-Bausteine mit 256 kByte, die haben haben dann aber 20 PINs ... macht das was?
Oder ist bei so einer RAM-Erweiterung alles ganz anders, andere RAM.Chips, vielleicht nur ein einziger großer ...?
-
DRAM sind 8Stk. z.B. MT4C4256
Das PDF 1:1 ausdrucken und schauen ob es passt.
Mache eine Platine mit DIL und eine mit SMD Bausteinen.
Meine Liste musst du noch ergänzen ...
-
Bei den Ram Bausteinen bleibt alles genau so wie bei den 464 Bausteinen nur das bei der 1MB Platine eine Adresse dazu kommt.
Der Intel Grafikprozessor kann auch noch mehr Ram verwalten.
-
Die Leiterplattenkontur ist schon perfekt.
Auch die Stiftsockelgröße passt.
Aber der Abstand zwischen Stiftsockel A und B stimmt noch nicht, etwas zu nah.
Die PIN Reihen-Maße sind
PIN A Reihe oben zu PIN B Reihe unten: 61,25 mm
PIN A Reihe unten zu PIN B Reihe oben: 56 mm
bzw.
58,625 mm
PIN-Reihe A zu PIN-Reihe B
-
Die Liste hatte ich ergänzt, aber nicht als Zitat, sondern in Antwort #27.
Fehlt noch etwas?
-
Die Stiftleisten Maße sind genormt, die Abstände brauche ich nicht. Brauche ein Maß von der unteren Stiftleiste Pinreihe unten von einem Pin auf die obere Stiftleiste des gleichen Pins auch die untere Reihe der Stiftleiste oben.
Was fehlt ist CAS und WE ist zweimal (WEL / WEH) am Prozessor also sind deine beiden WE nicht die gleichen, oder?
-
Die neue Adresse A8 (DRA8) fehlt, oder?
-
Die Stiftleisten Maße sind genormt, die Abstände brauche ich nicht. Brauche ein Maß von der unteren Stiftleiste Pinreihe unten von einem Pin auf die obere Stiftleiste des gleichen Pins auch die untere Reihe der Stiftleiste oben.
58,625 mm
-
Die neue Adresse A8 (DRA8) fehlt, oder?
Intel-CPU zu RAM-Chips:
DRA8 konnte ich nur bei den RAM-Chips 4 und 8 messen, am RAM-Chip immer bei PIN 3
-
Was fehlt ist CAS und WE ist zweimal (WEL / WEH) am Prozessor also sind deine beiden WE nicht die gleichen, oder?
Intel-CPU zu RAM-Chips:
CAS0 und CAS1 gibt keinen Durchgang an irgendeinen RAM-Baustein.
Intel-CPU zu RAM-Chips:
WEH geht an die RAM-Bausteine 2 und 6, PIN 15
WEL geht an die RAM-Bausteine 2 und 6, PIN 3
-
DRA8 konnte ich nur bei den RAM-Chips 4 und 8 messen, am RAM-Chip immer bei PIN 3
Das kann nicht sein! DRA8 sollte nicht an irgend einem Ram anliegen sondern nur auf einem Pin der Stiftleiste. weil es ja für die 256k gar nicht benutzt wird.
CAS0 und CAS1 gibt keinen Durchgang an irgendeinen RAM-Baustein.
CAS0 und CAS1 müssen da sein und zwar CAS0 zu 4 Bausteinen und CAS1 zu den anderen 4 Bausteinen. Messe mal die beiden CAS zwischen den Ram Bausteinen aus und dann an welchen Pin der Intel GPU die gehen. Müssen jeweils über die 47 Ohm gehen so wie die RAS Signale.
Das Widerstandsnetzwerk das Weiße Teil hat 14 Pins das sind 7 Widerstände. Also 4 mal RAS plus 2 mal CAS plus? Wenn das weiße Ding eingestezzt ist gehen die RAS und CAS plus? zu den 256k Ram Bausteinen und wenn nicht eingesetzt nur auf die Pinleisten! Gehen die beiden WE Signale nicht darüber und direkt zu den Rambausteinen?
Das Bild der Pinbelegung kann von oben gesehen sein oder von unten? Musst du schauen. Kannst ja testen wo die GND und VCC Pins liegen ...
Das muss alles zu 100% stimmen ansonsten wird das nicht funktionieren und die ganze Arbeit war für die Katz!
-
Nochmal ausdrucken, ausschneiden und probieren ob es passt ...
Das PDF 1:1 ausdrucken. Man kann das Papier auch auf eine dünne Pappe kleben und die Löcher durchstechen.
-
Beitrag #39 beantworten/beachten ...
Vielleicht um ganz genau zu sein die Intel GPU aus den Sockel (?) nehmen und dann von oben messen. Vorsichtig sein weil wenn Pins krumm sind brechen die vielleicht ab beim Versuch die wieder gerade zu biegen! DRAx sind die Adressen an den DRAM Bausteinen ...
-
Nochmal ausdrucken, ausschneiden und probieren ob es passt ...
Das PDF 1:1 ausdrucken. Man kann das Papier auch auf eine dünne Pappe kleben und die Löcher durchstechen.
Schablone passt soweit sehr gut, vielen Dank.
-
Beitrag #39 beantworten/beachten ...
Vielleicht um ganz genau zu sein die Intel GPU aus den Sockel (?) nehmen und dann von oben messen. Vorsichtig sein weil wenn Pins krumm sind brechen die vielleicht ab beim Versuch die wieder gerade zu biegen! DRAx sind die Adressen an den DRAM Bausteinen ...
Ich bin dabei, die Intel-CPU mit den Bezügen zu den Sockelleisten zu messen und zeichne dann eine ordentliche Matrix. Wahrscheinlich schaffe ich das aber erst Ende der Woche.
Die CPU muss ich dazu nicht rausnehmen, komme von der Platinenunterseite an alle Kontakte.
Die Fragen in Beitrag #39 schaue ich mir natürlich auch an.
Vielen Dank für Deine Geduld!
-
Die Intel CPU rauszuhebeln und alles von einer Seite ausmessen ist aber einfacher und man vermeidet Fehler ...
Weiss nicht mehr ob die CPU gesockelt ist aber vermute schon?
-
Hier nun die versprochene Matrix Intel GPU 82786 zu den beiden Stiftleisten für die RAM-Erweiterung. Habe auch die Intel GPU nochmal gezeichnet, damit man es auch lesen kann.
Bitte die Messungen auf Validität prüfen, bzw. mitteilen, ob ich davon auch noch einige _ohne_ Resistor messen soll. Besten Dank!
Hinweis, korrekte Sheets eingehangen.
-
CAS0 und CAS1 müssen da sein und zwar CAS0 zu 4 Bausteinen und CAS1 zu den anderen 4 Bausteinen. Messe mal die beiden CAS zwischen den Ram Bausteinen aus und dann an welchen Pin der Intel GPU die gehen. Müssen jeweils über die 47 Ohm gehen so wie die RAS Signale.
Danke für die Geduld! Zu den Fragen in Beitrag #39:
Ich habe es gefunden! War ausschließlich auf der Jagd nach den 47 Ohm Signalen.
Danke für den Tipp für das Vorgehen.
Alle RAM-Bausteine: RAM-PIN 5 geht an Intel GPU H 12
RAM-Bausteine 5, 6, 7, 8: RAM-PIN 1 geht an Intel GPU L 12
RAM-Bausteine 1, 2, 3, 4: RAM-PIN 1 geht an Intel GPU L 13
RAM-Bausteine 5, 6, 7, 8: RAM-PIN 16 geht an Intel GPU J 12
RAM-Bausteine 1, 2, 3, 4: RAM-PIN 16 geht an Intel GPU J 13
Immer über 47 Ohm.
-
Alle RAM-Bausteine: RAM-PIN 5 geht an Intel GPU H 12
Das stimmt nicht Ram Pin5 = /RAS und Intel Chip Pin H12 = D6 aus passt nicht !!!
Der Intel Chip hat /RAS vier mal und die Frage ist jetzt welche davon werden benutzt? Nur /RAS0 an alle RAMs Pin5 oder /RAS0 und /RAS1 ...?
/RAS0 = Pin M8
/RAS1 = Pin N8
/RAS2 = Pin M7
/RAS3 = Pin N6
Wenn da ein Fehler ist kann es auch an anderen Stellen sein! Das muss alles zu 100% stimmen ...
Intel Pin L12 und L13 sind D11 und D12 und Intel Pin J12 und J13 sind auch Daten, da stimmt was nicht.
-
Das Widerstandsnetzwerk das Weiße Teil hat 14 Pins das sind 7 Widerstände. Also 4 mal RAS plus 2 mal CAS plus? Wenn das weiße Ding eingestezzt ist gehen die RAS und CAS plus? zu den 256k Ram Bausteinen und wenn nicht eingesetzt nur auf die Pinleisten! Gehen die beiden WE Signale nicht darüber und direkt zu den Rambausteinen?
Danke für die Geduld! Zu den weiteren Fragen in Beitrag #39:
Habe an der Intel-GPU WEH, WEL, CAS 0, CAS 1, RAS 0, RAS 1, RAS 2 nochmal durchgemessen.
WEH kommt nirgends an, alles andere geht direkt zu den Stiftleisten (bei eingesetztem Resistor).
Intel GPU M 10 (WEH) - nichts messbar
Intel GPU N 10 (WEL) geht an Sockel B PIN-15
Intel GPU M 09 (CAS 0) geht an Sockel B PIN-5
Intel GPU N 09 (CAS 1) geht an Sockel B PIN-17
Intel GPU M 08 (RAS 0) geht an Sockel B PIN-4
Intel GPU N 08 (RAS 1) geht an Sockel B PIN-16
Intel GPU M 07 (RAS 2) geht an Sockel B PIN-3
-
Wenn /RAS0, /RAS1 und /RAS2 da ist muss /RAS3 auch da sein ...!
Wenn /WEH (M10) nicht belegt ist muss /WEL (N10) an alle 8 Ram Bausteine jeweils an alle Pin4 gehen. Also mit dem Ohm Meter nachmessen ob alle DRAM Pin4 Verbindung untereinander haben.
-
Deine Tabellen sehen ja schön aus aber das kompliziert die Sache für mich ...!
Fülle doch bitte nur meine Aufstellung aus ... (Bei den Adressen DRA0 bis DRA8 ist klar das die an alle Ram Bausteine gehen, das brauchst du nicht gesondert aufschreiben), Du muss heraus finden ob der VDATA0 bis 7 oder D0 bis D15 Bus der Ram Speicherbus ist. Wenn es der 8bit Bus ist geht der wie in vierer Gruppen zu den acht Ram Bausteinen? Oder ist es der 16bit Bus D0 bis D15 ...?
Siftleiste A
Pin 1 = DRA0
Pin 2 = DRA2
Pin 3 = DRA4
Pin 4 = DRA6
Pin 5 =
Pin 6 =
Pin 7 =
Pin 8 =
Pin 9 =
Pin 10 =
Pin 11 =
Pin 12 =
Pin 13 =
Pin 14 =
Pin 15 =
Pin 16 =
Pin 17 = DRA7
Pin 18 = DRA5
Pin 19 = DRA3
Pin 20 = DRA1
Stiftleiste B
Pin 1 = Baustein 4,8 = I/O0
Pin 2 = Baustein 4,8 = I/O2
Pin 3 = Baustein 3,7 = I/O0
Pin 4 =
Pin 5 = Baustein 2,6 = I/O0
Pin 6 = Baustein 2,6 = I/O2
Pin 7 = Baustein 1,5 = I/O0
Pin 8 = Baustein 1,5 = I/O2
Pin 9 =
Pin 10 =
Pin 11 =
Pin 12 =
Pin 13 = Baustein 1,5 = I/O3
Pin 14 = Baustein 1,5 = I/O1
Pin 15 = Baustein 2,6 = I/O3
Pin 16 = Baustein 2,6 = I/O1
Pin 17 = Baustein 3,7 = I/O3
Pin 18 = Baustein 3,7 = I/O1
Pin 19 = Baustein 4,8 = I/O3
Pin 20 = Baustein 4,8 = I/O1
-
Wenn /RAS0, /RAS1 und /RAS2 da ist muss /RAS3 auch da sein ...!
Wenn /WEH (M10) nicht belegt ist muss /WEL (N10) an alle 8 Ram Bausteine jeweils an alle Pin4 gehen. Also mit dem Ohm Meter nachmessen ob alle DRAM Pin4 Verbindung untereinander haben.
DRAM Pin 4 ist laut Datenblatt WE, hier sind die RAM Bausteine 1, 2, 5, 6 verbunden
DRAM PIN 5 ist RAS, hier sind alle RAM-Bausteine miteinander verbunden
Intel GPU N 10 (WEL) geht nur an Sockel B PIN-15, aber an keinen RAM-Baustein (Resistor ist gesteckt)
Passt das? Ich kann nur mitteilen, was gemessen wird ...
-
Das von den 4 /RAS Signalen nur eines benutzt wird kann gut sein, es müsste dann /RAS0 sein?
WE muss an alle 8 Ram Bausteine gehen. Einmal WE an alle 8 Bausteine oder WEL und WEH zu jeweils 4 Bausteinen ...
-
Deine Tabellen sehen ja schön aus aber das kompliziert die Sache für mich ...!
Fülle doch bitte nur meine Aufstellung aus ... (Bei den Adressen DRA0 bis DRA8 ist klar das die an alle Ram Bausteine gehen, das brauchst du nicht gesondert aufschreiben), Du muss heraus finden ob der VDATA0 bis 7 oder D0 bis D15 Bus der Ram Speicherbus ist. Wenn es der 8bit Bus ist geht der wie in vierer Gruppen zu den acht Ram Bausteinen? Oder ist es der 16bit Bus D0 bis D15 ...?
Siftleiste A
Pin 1 = DRA0
Pin 2 = DRA2
Pin 3 = DRA4
Pin 4 = DRA6
Pin 5 = D01 (GPU F12)
Pin 6 = D12 (GPU L12)
Pin 7 = D02 (GPU F13)
Pin 8 = D05 (GPU H13)
Pin 9 = D08 (GPU J12)
Pin 10 = VSS (GPU A1, A13, N1, N13) und VDATA0 (GPU M01) und DRA4 (GPU M04) und VDATA6 (GPU J01)
Pin 11 = VSS (GPU A1, A13, N1, N13) und VDATA0 (GPU M01) und DRA4 (GPU M04) und VDATA6 (GPU J01)
Pin 12 = VSS (GPU A1, A13, N1, N13) und VDATA0 (GPU M01) und DRA4 (GPU M04) und VDATA6 (GPU J01)
Pin 13 = D11 (GPU L13)
Pin 14 = D04 (GPU G12)
Pin 15 =
Pin 16 = D06 (GPU H12)
Pin 17 = DRA7
Pin 18 = DRA5
Pin 19 = DRA3
Pin 20 = DRA1
Stiftleiste B
Pin 1 = Baustein 4,8 = I/O0
Pin 2 = Baustein 4,8 = I/O2
Pin 3 = Baustein 3,7 = I/O0
Pin 4 = RAS0 (GPU M08)
Pin 5 = Baustein 2,6 = I/O0
Pin 6 = Baustein 2,6 = I/O2
Pin 7 = Baustein 1,5 = I/O0
Pin 8 = Baustein 1,5 = I/O2
Pin 9 =
Pin 10 = VSYNC (GPU G01) und D03 (GPU G13)
Pin 11 = VSYNC (GPU G01) und D03 (GPU G13)
Pin 12 = D09 (GPU K13)
Pin 13 = Baustein 1,5 = I/O3
Pin 14 = Baustein 1,5 = I/O1
Pin 15 = Baustein 2,6 = I/O3
Pin 16 = Baustein 2,6 = I/O1
Pin 17 = Baustein 3,7 = I/O3
Pin 18 = Baustein 3,7 = I/O1
Pin 19 = Baustein 4,8 = I/O3
Pin 20 = Baustein 4,8 = I/O1
Ich kann nur nochmals Danke sagen für deine unendliche Geduld.
Mich verwirrt auch, warum die GPU-Belegungsbezeichnungen sich nicht so ohne weiteres bei den RAM-Baustein-PIN-Bezeichnungen wiederfinden usw.
Aber ich denke, wir lösen das Mysterium!
Habe es im Zitat oben ergänzt.
-
Das von den 4 /RAS Signalen nur eines benutzt wird kann gut sein, es müsste dann /RAS0 sein?
RAS0 (GPU M08) geht zu Stiftleiste B PIN 4
Hast Du evtl. noch ein Datenblatt von den 64k-RAM-Chips, würde gerne mal vorsichtshalber gegen-checken, ob das evtl. eine andere Belegungsbezeichnung zeigt ... ? Nur zur Kontrolle ...
-
Google suchen "DRAM 64kx4" ...
-
Wie misst du denn? Womit? Erkläre das mal ganz genau ...
Da ist ein Datenbus an den Ram Bausteinen mit D0 (D00) bis D15. Bei deiner Auflistung fehlen D00,D03, D07, D10, D13, D14 und D15
VCC oder auch VSS kann zum Beispiel nicht mit einem anderen Signal verbunden sein !!!!!!! Eine Verbindung ist nur da wenn es 0Ohm ist also Durchgang.
Du kannst dir mal den Schaltplan eines Atari Mega ST1 anschauen im Bereich der die Schaltung am Arbeitsspeicher zeigt. Das ist bei der C-32 Karte nicht genau so aber ähnlich ...
-
Wie misst du denn? Womit? Erkläre das mal ganz genau ...
Da ist ein Datenbus an den Ram Bausteinen mit D0 (D00) bis D15. Bei deiner Auflistung fehlen D00,D03, D07, D10, D13, D14 und D15
VCC oder auch VSS kann zum Beispiel nicht mit einem anderen Signal verbunden sein !!!!!!! Eine Verbindung ist nur da wenn es 0Ohm ist also Durchgang.
Du kannst dir mal den Schaltplan eines Atari Mega ST1 anschauen im Bereich der die Schaltung am Arbeitsspeicher zeigt. Das ist bei der C-32 Karte nicht genau so aber ähnlich ...
Ich denke schon, dass ich richtig messe. Das Gerät steht auf Durchgangsmessung/Ohm. Gibt es Durchgang, sind 0 Ohm angezeigt und ein durchgehender Ton ertönt. Gibt es Widerstand, wird der in Ohm angezeigt und der Ton rasselt.
Kann es sein, dass z. B. D07 und D10 usw. wegen dem gesteckten Resistor nicht gemessen werden konnten?
Ich messe das morgen mal ohne den Resistor ...
-
Google suchen "DRAM 64kx4" ...
Hier das Datasheet von Hyundai Semiconductor, auf das ich mich verlassen habe.
Sucht man nach DRAM 64x4 anderer Hersteller fällt auf, dass die grundlegenden PIN-Belegungen OE, I/O (bzw. DQ) 0-2, WE, RAS, VCC und VSS immer an gleicher Stelle der RAM-Chips sind.
Die Adress Inputs A0-A7 sind zwar auch immer am RAM-Chip-PIN 6, 7, 8, 10, 11, 12, 13, 14, jedoch nur A7 an PIN-10 scheint gesetzter Standard zu sein, je nach Hersteller verteilen sich A0-A6 lustig auf die verschieden anderen PINs.
-
Verbaut sind laut Bild der C-32 ...
http://bg-electronics.de/datenblaetter/Schaltkreise/HY53C464.pdf
In welcher Reihenfolge die Adressen anliegen ist egal, hauptsache bei allen Bausteinen immer gleich.
-
Verbaut sind laut Bild der C-32 ...
http://bg-electronics.de/datenblaetter/Schaltkreise/HY53C464.pdf
In welcher Reihenfolge die Adressen anliegen ist egal, hauptsache bei allen Bausteinen immer gleich.
Danke, sehr gut, dann stimmt hier schon mal alles.
-
Kann es sein, dass z. B. D07 und D10 usw. wegen dem gesteckten Resistor nicht gemessen werden konnten?
Ich messe das morgen mal ohne den Resistor ...
... mache es anders und zwar entferne das Widerstandsnetzwerk und messe wo alle Pins des Sockel anliegen. Wenn das Netzwerk 14Pins hat liegt ein 47Ohm Widerstand zwischen Pin1 und Pin 14 usw., eine Seite geht an den Intel Baustein wahrscheinlich und die andere an Pins der Ram Bausteine. Und es kann sein das die Intel Signale einmal an das Netzwerk gehen und gleichzeitig an einen Pin der Stiftleiste?
-
Und Kläre bitte auf: du hast ja gemessen das verschiedene Signale zusammen irgendwo anliegen. Das kann nicht sein ...!
-
Die Daten Signale D0 bis D15 müssen an die jeweils vier I/O Anschlüsse der Rambausteine gehen! 4 mal I/O pro Baustein mal 8 sind 32 Stück. Also müssten jedes Datenbit an jeweils 2 verschiedene Ram Bausteine gehen also 2 Gruppen zu 16 ...
-
... mache es anders und zwar entferne das Widerstandsnetzwerk und messe wo alle Pins des Sockel anliegen. Wenn das Netzwerk 14Pins hat liegt ein 47Ohm Widerstand zwischen Pin1 und Pin 14 usw., eine Seite geht an den Intel Baustein wahrscheinlich und die andere an Pins der Ram Bausteine. Und es kann sein das die Intel Signale einmal an das Netzwerk gehen und gleichzeitig an einen Pin der Stiftleiste?
Das war ein sehr guter Vorschlag. So ist es, eine Seite des Resistors geht zur GPU, die andere zu den RAM-Bausteinen. Von der GPU gehen auch Signale direkt zur Stiftleiste A.
Grafik neu erstellt.
-
Und Kläre bitte auf: du hast ja gemessen das verschiedene Signale zusammen irgendwo anliegen. Das kann nicht sein ...!
D03 (GPU-PIN G13) bleibt ein Mysterium. Das Signal geht an alle RAM-Bausteine PIN 9 – aber auch an Sockelleiste B Pin 10 und PIN 11.
Dafür konnte ich (ohne Resistor) vermisstes aufstöbern:
D00 (GPU-PIN E13) geht an alle RAM-Bausteine Pin 10 und Sockelleiste A Pin 17.
D07 (GPU-PIN J13) geht auf Sockelleiste A Pin 15.
D10 (GPU-PIN K12) geht auf Sockelleiste B Pin 9.
D13 (GPU-PIN M13) geht auf Sockelleiste B Pin 13.
D14 (GPU-PIN M12) geht auf Sockelleiste B Pin 8 und bei den RAM-Bausteinen 1 und 5 auf PIN 15.
D15 (GPU-PIN N12) geht auf Sockelleiste B Pin 14 und bei den RAM-Bausteinen 1 und 5 auf PIN 3.
Hoffe, langsam klärt es sich nun.
Ich messe später D0-D15 I/O nochmal komplett.
-
Du machst einen schweren Fehler und zwar wenn beim Netzwerk Sockel die Pins 10,11,12,13,14 belegt sind z.B. Pin14 mit /RAS muss am gegenüberliegenden Pin01 auch /RAS und zwar von dem Intel Baustein kommend anliegen. Alle deine gemessenen Daten Signale dort sind falsch ...!
Das Pinout des Intel Bausteines zeigt die Pins von oben auf den Sockel gesehen oder von unten? Und dann kann es sein das es Spiegelverkehrt ist?
An den Zahlen Seiten liegen die beiden +5V Pins A07 und N07 und die Frage ist jetzt welche Zahlen Seite ist die A Reihe und welche die N Seite? Und wo sind die Ecken 01 und wo die Ecken 13? Ich vermute wenn nur ein /RAS Signal benutzt wird ist es /RAS0 also Pin M08 ...?
-
Dein Hinweis mit gespiegelt bzw. gedreht weist zur Lösung!
Ich glaube, die PIN-Darstellung in den Intel-Unterlagen führte in die Irre.
Dort ist einmal das PIN-Layout mit schräger Ecke oben links dargestellt, welches ich auch übernommen habe und mich daran orientiert habe. Drehe ich das um 90 Grad und spiege es einmal, kommt die Ecke wieder überein, aber die Achsen ändern sich.
Ähnliches gilt für das in den Unterlagen auch abgebildete PIN-Layout mit schräger Ecke oben rechts.
Wenn ich nun dieses um 90 Grad gegen den Uhrzeigersinn drehe, ist die schräge Ecke wieder oben links, ... lese ich dann die Messpunkte von diesen Positionen, scheint alles ins Lot zu kommen ...
Ich matche das mal, melde mich ...
-
Schau mal in Beitrag #67.
Habe die Grafik neu erstellt, nachdem klar ist, dass die Intel-GPU (im Vergleich zur Darstellung im Datenblatt) um 90 Grad gegen den Uhrzeigersinn gedreht ist und welches PIN-Layout bei Draufsicht ist.
Nun passt alles beisammen.
Ich matche das andere auch noch.
-
Wenn du alles beisammen hast fasse das mal in einem Beitrag zusammen ...
-
Wenn du alles beisammen hast fasse das mal in einem Beitrag zusammen ...
Habe einen neuen Thread gestartet:
https://forum.atari-home.de/index.php/topic,18294.0.html
-
Nochmal drucken und prüfen ob es passt ...
Was noch unklar ist sind die beiden Signale /BEN0 und /BEN1 weil normalerweise die Pins /OE fest auf Masse liegen. Messe mal ob die beiden /BEN Signale auch zu den Onboard 256k DRAM Bausteine gehen.
Messen an welche Ram Bausteine der 256k die D01 bis D15 Signale gehen. Es müssten zwei Gruppen sein also D01 geht an zwei verschiedene Bausteine usw. Eine Gruppe der Daten liegt zusammen mit einem /CAS Signal und die andere mit dem anderen /CAS Signal.
Auf der Platine ist sehr wenig Raum. Ich bin kein guter Layout Künstler. @Lynxman kann das besser als ich ...
-
Danke für die Blumen! :)
Auch ich bin nicht perfekt, siehe den nächsten Beitrag in meinem Basteltagebuch.
Der Screenshot den Du angehängt hast sieht bisher nicht schlecht aus!
-
Habe ein wenig Angst weil da noch die 16 Daten Signale plus die Steuersignale fehlen und da ist kaum Platz auf der Platine. Wenn mal nichts mehr geht vielleicht wechseln auf SMD Bausteine?
-
Was noch unklar ist sind die beiden Signale /BEN0 und /BEN1 weil normalerweise die Pins /OE fest auf Masse liegen. Messe mal ob die beiden /BEN Signale auch zu den Onboard 256k DRAM Bausteine gehen.
Messen an welche Ram Bausteine der 256k die D01 bis D15 Signale gehen. Es müssten zwei Gruppen sein also D01 geht an zwei verschiedene Bausteine usw. Eine Gruppe der Daten liegt zusammen mit einem /CAS Signal und die andere mit dem anderen /CAS Signal.
Habe D01 bis D15 durchgemessen, an welche RAM-Bausteine die gehen.
/BEN0, /BEN1, /CAS0 und /CAS1 habe ich gleich mit durchgemessen, hier dann wieder die 47,5 Ohm.
Anbei eine Übersichtsgrafik.
Besten Dank Euch!
-
Nochmal drucken und prüfen ob es passt ...
Es ist faszinierend, zu sehen, wie so eine Platine entsteht!
Wegen der Schablone, ob es passt:
Könntest Du den Abstand des unteren Stiftsockels SV2 einen Hauch höher/näher an SV1 setzen. derzeit sind es 58,737 mm, soll bitte 58,625 mm sein, spannt ein wenig.
Die Platine müsste im jetzigen Layout links 1 mm schmäler werden.
Siehe auch Zeichnung unten in #77.
Danke!
Darf ich bitte noch eine laienhafte Frage stellen: Wieso sind auf der Zeichnung der Erweiterungsplatine die RAM-Bausteine mit der Kerbe nach links eingezeichnet, während beim On Board die RAM-Bausteine in die entgegengesetzte Richtung zeigen (Kerbe rechts)? Hat sicher was mit den Stiftsockelbelegungen / Stromlauf zu tun?
-
Habe ein wenig Angst weil da noch die 16 Daten Signale plus die Steuersignale fehlen und da ist kaum Platz auf der Platine. Wenn mal nichts mehr geht vielleicht wechseln auf SMD Bausteine?
4 Lagen kosten nicht mehr die Welt.
-
Habe ein wenig Angst weil da noch die 16 Daten Signale plus die Steuersignale fehlen und da ist kaum Platz auf der Platine. Wenn mal nichts mehr geht vielleicht wechseln auf SMD Bausteine?
4 Lagen kosten nicht mehr die Welt.
Es gäbe alternativ noch Raum, die Platine größer anzufertigen, siehe den gelben Bereich in meiner Zeichnung und eingezeichnet im Foto.
-
Das bringt nichts weil es um den Raum zwischen den Stiftleisten und den Ram Bausteinen geht. Wenn es DRAM mit 256kx16 gibt bringt das vielleicht etwas?
Zudem liegt in dem Bereich das Batteriefach vom Mega ST Deckel.
NEC uPD424260-70 SOJ-40 256Kx16 ... bei Ebay aber Teuer.
-
Das bringt nichts weil es um den Raum zwischen den Stiftleisten und den Ram Bausteinen geht. Wenn es DRAM mit 256kx16 gibt bringt das vielleicht etwas?
Zudem liegt in dem Bereich das Batteriefach vom Mega ST Deckel.
NEC uPD424260-70 SOJ-40 256Kx16 ... bei Ebay aber Teuer.
Ja, stimmt, an das Batteriefach hatte ich nicht gedacht.
Wegen der RAM-Bausteine: Wenn es damit leichter umzusetzen geht, soll es am Preis nicht scheitern!
Verlasse mich da ganz auf Eure Expertise!