Matrix MatGraph C32 Grafikkarte RAM-Erweiterung

[Lukas Frank]

Wenn etwas Zeit ist werfe ich Eagle mal an wegen der Platine ...

[Zirkumflex]

Das wäre sehr schön, Besten Dank!

[Lukas Frank]

@Zirkumflex     Bitte das PDF 1:1 ausdrucken dann ausschneiden und probieren ob es passt ...
Es geht darum ob die Platinen Abmasse passen und die Pfostenleisten richtig sitzen.

SV1/2 sind nur Platzhalter weil ich erst ein neues Bauteil bauen muss in Eagle.

[Zirkumflex]

Danke, melde mich am Freitag, da kann ich es ausprobieren.
Beste Grüße!

[dbsys]

Ist diese Speichererweiterung speziell und nur für die MatGraph C32 gedacht gewesen oder konnten bzw. können auch andere Matrix Grafikkarten von dieser Erweiterung profitieren?

[Lukas Frank]

Sieht so aus also only C-32, alle anderen Karten auf C-32 Basis sind VME Bus Karten und haben schon 1MB Video Ram ausser die Monochrom VME Karte die 256kB hat und auch nicht mehr braucht.

[Lukas Frank]

https://www.ardent-tool.com/datasheets/Intel_82786_Users_Manual_1988.pdf


Brauche etwas mehr Klarheit ...

- WE sollte für alle 8 Bausteine durchverbunden sein also nur einmal da
- CAS ist zweimal da also CAS0 und CAS1 ?
- RAS ist nur einmal da für alle 8 Bausteine ?
- VSS = GND = Masse
- VCC = +5V
- Adressen A0 bis A7
- Adresse A8 ?
- I/O2 fehlt einmal Ram Pin15

DRA Pins sind die Adressen zu den DRAM Bausteinen, messe mal an welchem Pin DRA8 liegt. Und RAS ist 4mal da, messe mal wieviele benutzt werden an den Rambausteinen?

@Zirkumflex ... deine Tabelle verwirrt. Die Ram Bausteinnummerierung ist gut und ich brauche nur die Belegung der Stiftleisten. A0 bis A8 geht immer durch also an jedem Ram Baustein gleich. Bitte prüfen was ich aufgeschrieben habe also D sind die Daten 0 bis 3 an jedem Baustein. Da fehlt ein Daten Anschluss ...

Siftleiste A
Pin 1 = A0
Pin 2 = A2
Pin 3 = A4
Pin 4 = A6
Pin 5 =
Pin 6 =
Pin 7 =
Pin 8 =
Pin 9 =
Pin 10 =

Pin 11 =
Pin 12 =
Pin 13 =
Pin 14 =
Pin 15 =
Pin 16 =
Pin 17 = A7
Pin 18 = A5
Pin 19 = A3
Pin 20 = A1

Stiftleiste B
Pin 1 = Data Ram 4,8 = I/O0
Pin 2 = D 4,8 = I/O2
Pin 3 = D 3,7 = I/O0
Pin 4 =
Pin 5 = D 2,6 = I/O0
Pin 6 = D 2,6 = I/O2
Pin 7 = D 1,5 = I/O0
Pin 8 = D 1,5 = I/O2
Pin 9 =
Pin 10 =

Pin 11 =
Pin 12 =
Pin 13 = D 1,5 = I/O3
Pin 14 = D 1,5 = I/O1
Pin 15 = D 2,6 = I/O3
Pin 16 = D 2,6 = I/O1
Pin 17 = D 3,7 = I/O3
Pin 18 = D 3,7 = I/O1
Pin 19 = D 4,8 = I/O3
Pin 20 = D 4,8 = I/O1

[Zirkumflex]

Hat nun doch etwas länger gebraucht, alles nachzumessen usw.

Die Idee mit der Schablone war sehr gut. Das zeigte, dass die Platinen-Maße inkl. Aussparung schon gut passt. Aber die beiden Stiftsockel hatte ich nicht ganz korrekt ermittelt, entschuldigt bitte. Das habe ich nun nochmal ganz exakt vermessen, nicht nur die Lage der Stiftzeilen, sondern auch die Pin zu Pin Abstände miteinander, habe ich grau hinterlegt als 'Lupe' gezeichnet. Exakter kann ich es nicht messen, ist so schon alles winzig ... hoffe aber, daraus lässt sich die Sockelbuchse ableiten.
Anbei die neue Zeichnung die als PDF 1:1 maßstabsgetreu gedruckt werden kann (der bemaßte Teil).

Ebenfalls komplett nochmal durchgemessen habe ich die Stiftleisten zu den RAM-Bausteinen und auch hier die Tabellen korrigiert, diese hier auch neu anbei (Ergebnisse einmal mit und einmal ohne gesteckten Resistor).


Messe mal an welchem Pin DRA8 liegt. Und RAS ist 4mal da, messe mal wieviele benutzt werden an den Rambausteinen?
DRA8 liegt an den RAM-Bausteinen 4 und 8 an, dort an PIN 3
RAS3 liegt an den RAM-Bausteinen 4 und 8 an, dort an PIN 15
RAS2 liegt an den RAM-Bausteinen 3 und 7 an, dort an PIN 2
RAS1 liegt an den RAM-Bausteinen 3 und 7 an, dort an PIN 3
RAS0 liegt an den RAM-Bausteinen 3 und 7 an, dort an PIN 15


@Zirkumflex ... deine Tabelle verwirrt. Die Ram Bausteinnummerierung ist gut und ich brauche nur die Belegung der Stiftleisten. A0 bis A8 geht immer durch also an jedem Ram Baustein gleich. Bitte prüfen was ich aufgeschrieben habe also D sind die Daten 0 bis 3 an jedem Baustein. Da fehlt ein Daten Anschluss ...


Siftleiste A
Pin 1 = A0 (alle RAM-Bausteine)
Pin 2 = A2 (alle RAM-Bausteine)
Pin 3 = A4 (alle RAM-Bausteine)
Pin 4 = A6 (alle RAM-Bausteine)
Pin 5 = X
Pin 6 = X
Pin 7 = X
Pin 8 = X
Pin 9 = X
Pin 10 = VSS ((alle RAM-Bausteine)

Pin 11 = VSS (alle RAM-Bausteine)
Pin 12 = VSS (alle RAM-Bausteine)
Pin 13 = X
Pin 14 = X
Pin 15 = X
Pin 16 = X
Pin 17 = A7 (alle RAM-Bausteine)
Pin 18 = A5 (alle RAM-Bausteine)
Pin 19 = A3 (alle RAM-Bausteine)
Pin 20 = A1 (alle RAM-Bausteine)

Stiftleiste B
Pin 1 = Data Ram 4,8 = I/O0 (korrekt)
Pin 2 = D 4,8 = I/O2 (korrekt)
Pin 3 = D 3,7 = I/O0 (korrekt)
Pin 4 =D 3,7 = I/O2
Pin 5 = D 2,6 = I/O0 (korrekt)
Pin 6 = D 2,6 = I/O2 (korrekt)
Pin 7 = D 1,5 = I/O0 (korrekt)
Pin 8 = D 1,5 = I/O2 (korrekt)
Pin 9 =WE (RAM-Bausteine 1, 2, 5, 6)
Pin 10 =VCC (alle RAM-Bausteine)

Pin 11 =VCC (alle RAM-Bausteine)
Pin 12 =WE (RAM-Bausteine 3, 4, 7, 8 )
Pin 13 = D 1,5 = I/O3 (korrekt)
Pin 14 = D 1,5 = I/O1 (korrekt)
Pin 15 = D 2,6 = I/O3 (korrekt)
Pin 16 = D 2,6 = I/O1 (korrekt)
Pin 17 = D 3,7 = I/O3 (korrekt)
Pin 18 = D 3,7 = I/O1 (korrekt)
Pin 19 = D 4,8 = I/O3 (korrekt)
Pin 20 = D 4,8 = I/O1 (korrekt)

Hoffentlich passt so alles zueinander, bitte checkt es auf Validität, Danke!

[Zirkumflex]

Hier noch die Fotos zu den Schablonen.
Durch meine Fehlmessung konnte die Schablone von Frank nicht passen, sorry.

Meine neue bemaßte Zeichnung passt exakt über die Stiftsockel usw.
Evtl. könnte man die Aussparung 1-2 mm breiter machen und die ganze Platine links ebenfalls 2 mm schmäler, dann wäre schön 'Luft und Spiel' zum einsetzen.

Beste Grüße und Danke!

[Zirkumflex]

Noch eine kurze Frage:
Die originalen 64 kByte-RAM-Bausteine haben 18 PINs.
Ich habe keine RAM-Varianten mit 128 kByte oder 256 kByte beim Stöbern im Internet im selben 18 PIN-Layout gefunden ...
Gefunden habe ich dann zwar ähnliche RAM-Bausteine mit 256 kByte, die haben haben dann aber 20 PINs ... macht das was?
Oder ist bei so einer RAM-Erweiterung alles ganz anders, andere RAM.Chips, vielleicht nur ein einziger großer ...?

[Lukas Frank]

DRAM sind 8Stk. z.B. MT4C4256

Das PDF 1:1 ausdrucken und schauen ob es passt.


Mache eine Platine mit DIL und eine mit SMD Bausteinen.

Meine Liste musst du noch ergänzen ...

[Lukas Frank]

Bei den Ram Bausteinen bleibt alles genau so wie bei den 464 Bausteinen nur das bei der 1MB Platine eine Adresse dazu kommt.

Der Intel Grafikprozessor kann auch noch mehr Ram verwalten.

[Zirkumflex]

Die Leiterplattenkontur ist schon perfekt.
Auch die Stiftsockelgröße passt.

Aber der Abstand zwischen Stiftsockel A und B stimmt noch nicht, etwas zu nah.

Die PIN Reihen-Maße sind
PIN A Reihe oben zu PIN B Reihe unten: 61,25 mm
PIN A Reihe unten zu PIN B Reihe oben: 56 mm
bzw.
58,625 mm
PIN-Reihe A zu PIN-Reihe B

[Zirkumflex]

Die Liste hatte ich ergänzt, aber nicht als Zitat, sondern in Antwort #27.

Fehlt noch etwas?

[Lukas Frank]

Die Stiftleisten Maße sind genormt, die Abstände brauche ich nicht. Brauche ein Maß von der unteren Stiftleiste Pinreihe unten von einem Pin auf die obere Stiftleiste des gleichen Pins auch die untere Reihe der Stiftleiste oben.

Was fehlt ist CAS und WE ist zweimal (WEL / WEH) am Prozessor also sind deine beiden WE nicht die gleichen, oder?

[Lukas Frank]

Die neue Adresse A8 (DRA8) fehlt, oder?

[Zirkumflex]

Die Stiftleisten Maße sind genormt, die Abstände brauche ich nicht. Brauche ein Maß von der unteren Stiftleiste Pinreihe unten von einem Pin auf die obere Stiftleiste des gleichen Pins auch die untere Reihe der Stiftleiste oben.

58,625 mm

[Zirkumflex]

Die neue Adresse A8 (DRA8) fehlt, oder?

Intel-CPU zu RAM-Chips:
DRA8 konnte ich nur bei den RAM-Chips 4 und 8 messen, am RAM-Chip immer bei PIN 3

[Zirkumflex]

Was fehlt ist CAS und WE ist zweimal (WEL / WEH) am Prozessor also sind deine beiden WE nicht die gleichen, oder?

Intel-CPU zu RAM-Chips:
CAS0 und CAS1 gibt keinen Durchgang an irgendeinen RAM-Baustein.

Intel-CPU zu RAM-Chips:
WEH geht an die RAM-Bausteine 2 und 6, PIN 15
WEL geht an die RAM-Bausteine 2 und 6, PIN 3

[Lukas Frank]

DRA8 konnte ich nur bei den RAM-Chips 4 und 8 messen, am RAM-Chip immer bei PIN 3

Das kann nicht sein! DRA8 sollte nicht an irgend einem Ram anliegen sondern nur auf einem Pin der Stiftleiste. weil es ja für die 256k gar nicht benutzt wird.

CAS0 und CAS1 gibt keinen Durchgang an irgendeinen RAM-Baustein.

CAS0 und CAS1 müssen da sein und zwar CAS0 zu 4 Bausteinen und CAS1 zu den anderen 4 Bausteinen. Messe mal die beiden CAS zwischen den Ram Bausteinen aus und dann an welchen Pin der Intel GPU die gehen. Müssen jeweils über die 47 Ohm gehen so wie die RAS Signale.

Das Widerstandsnetzwerk das Weiße Teil hat 14 Pins das sind 7 Widerstände. Also 4 mal RAS plus 2 mal CAS plus? Wenn das weiße Ding eingestezzt ist gehen die RAS und CAS plus? zu den 256k Ram Bausteinen und wenn nicht eingesetzt nur auf die Pinleisten! Gehen die beiden WE Signale nicht darüber und direkt zu den Rambausteinen?


Das Bild der Pinbelegung kann von oben gesehen sein oder von unten? Musst du schauen. Kannst ja testen wo die GND und VCC Pins liegen ...



Das muss alles zu 100% stimmen ansonsten wird das nicht funktionieren und die ganze Arbeit war für die Katz!