Hardware > Hardware (Classic 16-/32-Bit)
2 CF cards am Falcon?
tuxie:
Hi,
sorry hätte sollen den Bezug zum Thema mit angeben.
Ich versuchs mal kurz zu erklären wie es Funktionieren könnte.
Die 74F245 sind Bidirektionale Bustreiber
Diese werden wenn man so will einfach zwischen BUS und Festplatte zwischen geschaltet werden. Was jetzt der GAL erledigen muß ist die Versorgung des Enable Signals und das DIR Signal (richtungsleitung).
Die kann Theroetisch mit IOR und IOW verknüpft werden um das Signal zu erzeugen, wobei man noch IORDY Generieren sollte, wär vielleicht sinnvoll man schaut sich mal ein Logic Diagramm an.
Wir können einen einfachen aufbau ja erstmal machen, nutzen dazu 2x 74F245 (F Typen verwenden, mit anderen wird es wohl zu Timimg Probs kommen).
Ich denke aber die Steuerleitungen sollten auch Gebuffert werden.
Arthur:
--- Zitat von: tuxie am Di 01.06.2010, 18:49:57 ---Die 74F245 sind Bidirektionale Bustreiber
Diese werden wenn man so will einfach zwischen BUS und Festplatte zwischen geschaltet werden. Was jetzt der GAL erledigen muß ist die Versorgung des Enable Signals und das DIR Signal (richtungsleitung).
--- Ende Zitat ---
Hat Skul ja auch schon oben geschrieben.
--- Zitat von: tuxie am Di 01.06.2010, 18:49:57 ---Die kann Theroetisch mit IOR und IOW verknüpft werden um das Signal zu erzeugen, wobei man noch IORDY Generieren sollte, wär vielleicht sinnvoll man schaut sich mal ein Logic Diagramm an.
--- Ende Zitat ---
Reicht dafür nicht das GAL-Listing aus der C't w.o. aus?
--- Zitat von: tuxie am Di 01.06.2010, 18:49:57 ---Wir können einen einfachen aufbau ja erstmal machen, nutzen dazu 2x 74F245 (F Typen verwenden, mit anderen wird es wohl zu Timimg Probs kommen).
--- Ende Zitat ---
Immer diese F-Typen. Die sind oft schwer erhältlich deshalb sollte das vorher im Datenblatt nachgeschaut werden ob das wirklich notwendig ist.
--- Zitat von: tuxie am Di 01.06.2010, 18:49:57 ---Ich denke aber die Steuerleitungen sollten auch Gebuffert werden.
--- Ende Zitat ---
Das finde ich auch, entweder richtig oder wir lassen es ganz.
Gruß Arthur
tuxie:
Das GAL Listing aus der CT wird doch garnicht benötigt, weil hier doch kein IDE Interface gebaut werden muß.
Wird nur eine einfache Logic benötigt um die Enable und DIR Signale anzusteuern, ist eigentlich nix Kompliziertes und geht eigentlich auch mit normalen Logicbausteinen.
Arthur:
Mensch Ingo, mach es einem doch nicht so schwer. Also lesen sollte man schon können um zu verstehen was ich mit
--- Zitat ---Zitat von: tuxie am Heute um 18:49:57
Die kann Theroetisch mit IOR und IOW verknüpft werden um das Signal zu erzeugen, wobei man noch IORDY Generieren sollte, wär vielleicht sinnvoll man schaut sich mal ein Logic Diagramm an.
Reicht dafür nicht das GAL-Listing aus der C't w.o. aus?
--- Ende Zitat ---
gemeint habe.
In dem IDE Allesfresser Projekt aus der C't werden doch die selben Treiberbausteine verwendet so das für die Ansteuerung doch die selben Singnale verwendet werden werden, oder nicht? Das das nicht 100% 1:1 übernommen werden kann sollte jedem logisch denkenden Menschen doch klar sein. Siehe auch hier:
--- Zitat ---CS0 = /A5 & /A17 & /A18 & /A19 & A20 & A21 & A22 & A23;
CS1 = A5 & /A17 & /A18 & /A19 & A20 & A21 & A22 & A23;
G = LDS & RW & /A17 & /A18 & /A19 & A20 & A21 & A22 & A23 + /RW & /A17 & /A18 & /A19 & A20 & A21 & A22 & A23;
IORD = LDS & RW & (CS0 + CS1);
--- Ende Zitat ---
Bevor Du jetzt darauf antwortest schau es dir bitte mal komplett weiter oben an. Das kann man ja dann z.B. mit der Schaltung von ppera vergleichen um weitere Informationen zu bekommen. Kann ja wirklich sein das, in dem GAL-Listing, keine hilfreichen Informationen sind. Ich hätte gedacht da könnte man ein paar Informationen oder Ideen adaptieren oder übernehmen.
Wenn Du unbedingt ein Oszi oder Logikanalyzer anschmeissen möchtest kannst Du das natürlich auch tun.
Ich klink mich hier erst mal aus. Würde mich freuen wenn es endlich voran gehen würde anstatt sich an solchen Kinkerlitzchen ewig aufzuhalten.
tuxie:
Aber wozu den? Du brauchst doch die Dekodierung der Adressen nicht nochmals machen, das erldigt doch schon der Compel!
Das GAL listing was du hier angehängt hast, ob es nun das aus der CT ist oder das von ppera (beides das gleiche) macht doch das was der Compel schon macht. Du brauchst doch nur eine logic um das DIR Signal der Treiber ICs zu steuern, nämlich Lesen/Schreiben da diese ja Bidirectional sind. Du denkst viel zu weit unten, wir brauchen den IDE Bus doch nicht neu ausdekotieren.
Sprich wir müssen den Treiber ICS nur sagen wann sie in die eine Richtung und wann in die andere Richtung geschalten werden müssen.
Theroretisch genügt es die Daten und die Adressleitungen zu buffern, das heißt du brauchst 3 IC´s.
Also einen Adapter der 1:1 ist, und zwischen den beiden Anschlüssen werden die Treiber IC´s zwischen geschaltet. Dann kommt die DIR und Enable LEitungen an einen GAL ran. Und der GAL wird noch mit den IOR und IOW LEitungen verbunden (jeweils ein Eingang).
Wir bräuchten ein Busprotokoll Diagramm, demnach kann man dann sagen was noch gesetzt werden kann und wie ein Zyklus aussieht.
Mit dem GAL könnte man noch etwas luft machen damit dann bisschen merh Zeit im Timimg bleibt.
Ich schau mir das morgen mal in ruhe an. Und wenn ich paar minuten habe versuch ich mal zu skizzieren.
Navigation
[0] Themen-Index
[#] Nächste Seite
[*] Vorherige Sete
Zur normalen Ansicht wechseln