TT mit L2-Cache?

[gh-baden]

Hallo,

weiß jemand, ob es für die TTs mit Daughterboard die Möglichkeit gibt, eine CPU mit Level-2-Cache einzusetzen? Damit könnte man den Unterschied zum langsameren Boardtakt abmildern.

[1ST1]

Es gibt keine 68030 mit L2 Cache. Und was anderes passt in den 68030 Sockel nicht rein. Außerdem sind in neueren TTs die 68030 direkt als SMD aufgelötet. Auch da gibt es keine pinkompatiblen, schnelleren Ersatz.

[gh-baden]

Es gibt keine 68030 mit L2 Cache. Und was anderes passt in den 68030 Sockel nicht rein. Außerdem sind in neueren TTs die 68030 direkt als SMD aufgelötet. Auch da gibt es keine pinkompatiblen, schnelleren Ersatz.

Ich sprach ja von den TTs mit Daughterboard. Da kommt man dann leichter ran.

Ein 68040 hat auch keinen L2-Cache, und doch gibt es CPU-Beschleuniger für den 68040-Sockel, die auf einer Platine dafür einen 68040 nebst externem L2-Cache mitbringen. Ein 68000er hat keinen L2-Cache. Und doch gibt es für den 68000er Sockel CPU-Beschleuniger, die neben der CPU auch einen L2-Cache mitbringen. Prinzipiell gehen tut sowas, wir kennen das von unzähligen ST-Beschleunigern. Nur kenne ich nix für den TT, und das wundert mich ein wenig.

[mfro]

Bei einem Single-Prozessor-System gibt's keinen L2- oder L3-Cache.

Wenn's was gäbe, was man zwischen 68030 CPU und Systembus stecken könnte und die Kiste beschleunigt - warum nicht?

[Lukas Frank]

Vielleicht baut ja jemand mal eine Beschleunigerkarte mit 040 oder 060 für die PGA 030 Atari TT Mainboards ...

[1ST1]

Sinnvoll wäre eigentlich, die Turbokarte im TT auf den Fastram-Sockel drauf zu stecken, man müsste nur den 68030 in den Halt-Modus schalten, damit er nicht dazwischen funkt. Interessant wäre hier vielleicht, wenn sich gewisse Leute Gedanken über eine "Vampire TT" machen würden, diese Turbokarte wäre für den TT angemessen.

[gh-baden]

Bei einem Single-Prozessor-System gibt's keinen L2- oder L3-Cache.

Einspruch … Was ist dann der Cache auf der PAK68/3? Das ist ein Single-Prozessor-System, der L1-Cache ist auf der CPU (2x 256 Bytes), und der 32 KB L2-Cache ist auf dem PAK-Board.

Wieviele Cache-Ebenen es gibt hat nichts mit SMP oder Single-CPU zu tun.

[tuxie]

Na sicher wäre ein L2 Cache möglich, aber beim TT wird der nicht so viel Sinn machen, beim ST bei der Pak wird der L2 Cache ja verwendet damit die CPU schneller an die Daten kommt wegen dem langsameren ST Bus.

TT-Ram Slot Beschleuniger nützt dir nix, da dort jede menge Steuersignale fehlen, werden ja am Ram nicht gebraucht.

[gh-baden]

Na sicher wäre ein L2 Cache möglich, aber beim TT wird der nicht so viel Sinn machen, beim ST bei der Pak wird der L2 Cache ja verwendet damit die CPU schneller an die Daten kommt wegen dem langsameren ST Bus.

Das wäre beim TT jetzt nicht so aaarg anders. Hey, der CPU-Cache bringt ja schon bei „nur“ doppeltem CPU-Takt von 16 MHz/68000 im ST richtig was (2 : 1). Und ein 68030 mit 50 MHz im TT läge beim Faktor 3,25 im Verhältnis CPU-Takt zu Bus-Takt (3,25 : 1).

[mfro]

Bei einem Single-Prozessor-System gibt's keinen L2- oder L3-Cache.

Einspruch … Was ist dann der Cache auf der PAK68/3? Das ist ein Single-Prozessor-System, der L1-Cache ist auf der CPU (2x 256 Bytes), und der 32 KB L2-Cache ist auf dem PAK-Board.

Jo. Und wo ist der L3-Cache?

Wieviele Cache-Ebenen es gibt hat nichts mit SMP oder Single-CPU zu tun.

Natürlich kann man so viele Cache-Ebenen irgendwohinbauen, wie man will. Aber wozu gibt's überhaupt mehrere davon?
M.E.: per Core, per CPU und nochmal zwischen CPU's und Speicher. Bei einer Single-Core/Single CPU Konfiguration gibt's keinen Grund für mehr als zwei Cache-Ebenen, es sei denn, man will ohne tieferen Grund was wirklich kompliziertes bauen ...

[gh-baden]

Bei einem Single-Prozessor-System gibt's keinen L2- oder L3-Cache.

Einspruch … Was ist dann der Cache auf der PAK68/3? Das ist ein Single-Prozessor-System, der L1-Cache ist auf der CPU (2x 256 Bytes), und der 32 KB L2-Cache ist auf dem PAK-Board.

Jo. Und wo ist der L3-Cache?

Ihr macht mich fertig. Erst heißt es, L2-Cache und L3-Cache gibt es da nicht. Ich zeige dass es sehr wohl einen L2-Cache geben kann, da es in ähnlichen Konstellationen wo anders einen gibt.

Nun fragst du, wo der L3-Cache ist. Guck bitte mal ins Subject. Ich fragte nach einem L2.

Kaputtdiskutieren ist echt ein angesagter Stil hier.

Natürlich kann man so viele Cache-Ebenen irgendwohinbauen, wie man will. Aber wozu gibt's überhaupt mehrere davon?
M.E.: per Core, per CPU und nochmal zwischen CPU's und Speicher. Bei einer Single-Core/Single CPU Konfiguration gibt's keinen Grund für mehr als zwei Cache-Ebenen, es sei denn, man will ohne tieferen Grund was wirklich kompliziertes bauen ...

Genau, und HP und IBM haben ohne Grund L3- und L4-Caches eingebaut in ihre RISC-Systeme.  Einfach weil sie ohne tieferen Grund gerne die Produktionskosten nach oben treiben. </ironie>


Ich fasse zusammen: hat bisher keiner gebaut, und man ist hier fachkundiger Meinung, dass das alles Teufelszeug ist.

[1ST1]

80486-PCs hatten auch teilweise externe L2-Caches. Das könnte bei einer TT-Turbokarte durchaus SInn machen. Nur gibts bisher keine...

[Lukas Frank]

Nur gibts bisher keine...

Weil es beim Atari TT nicht geht ausser bei den PGA DaughterBoard Versionen ...

[1ST1]

Es geht bestimmt doch, wird wahrscheinlich nur etwas aufwändiger. Ich würde am TT-RAM-Sockel andocken und mir die SIgnale, die fehlen, von anderen Stellen holen.

[Lynxman]

Interessant wäre hier vielleicht, wenn sich gewisse Leute Gedanken über eine "Vampire TT" machen würden, diese Turbokarte wäre für den TT angemessen.

Gewisse Leute?
Es ist Deine Idee, fang an!

Es geht bestimmt doch, wird wahrscheinlich nur etwas aufwändiger. Ich würde am TT-RAM-Sockel andocken und mir die SIgnale, die fehlen, von anderen Stellen holen.

Wie? Du würdest?

Wenn Du es nicht machst, macht es keiner.

Also leg los! Hier gibt es genug Leute die Dich unterstützen werden wenn Du Fragen hast.