Hardware > Hardware (Classic 16-/32-Bit)

Booster20 Platinen Projekt ...

<< < (5/10) > >>

tuxie:
Ich denke ich habe eine Vermutung woran es liegen könnte, habe mir gestern Abend die Beiden CPUs intern einmal angeschaut. Nun ist es so das die 68020 viele dinge in weniger Taktzyklen absolviert wie der 68000. Jetzt kommt es dazu das die CPU nicht weiß was sie machen soll da die Hardware des ST noch gar nicht fertig ist, also schmeißt sie irgendwann einen Busfehler. Müßte mir das ganze mal genauer anschauen und vor allen welche Signale genau durch die GAL´s erzeugt werden. Habe mir mal die Gals der Busemulation des Falcons angesehen dort wird z.b. das AS Signal 3mal durch den GAL gejagt um so eine Verzögerung zu erhalten. Auch das BGACK und DTACK signal wird dort angefasst und so etwas verzögert. Leider habe ich keinen Logic Analyzer um das ganze sich mal anzuschauen wie das aussieht an der CPU und an der ST Seite.

Lukas Frank:

--- Zitat von: Arthur am Mi 11.05.2016, 18:34:44 ---
--- Zitat von: Lukas Frank am Mi 11.05.2016, 18:22:48 ---GAL Bausteine ...

--- Ende Zitat ---

Ich denke das Problem solltet Ihr dann als erstes lösen.

--- Ende Zitat ---

Welches Problem mit einer PAK68/2 ?

Lukas Frank:

--- Zitat von: tuxie am Mi 11.05.2016, 18:43:40 ---Müßte mir das ganze mal genauer anschauen und vor allen welche Signale genau durch die GAL´s erzeugt werden.

--- Ende Zitat ---

Habe die beiden GALs mal mit JEDI umgesetzt und auch getestet, die laufen ...

GAL_1

--- Code: ---%ID
  BOOSTER020_1
%TYP
  GAL16V8
%PINS
  CLK  SIZ1  NVPA  SIZ0  A0  NBGACK  NC  NAS  NDS
  NOE  DCLK  NLDS  A  NUDS  B  D  NVMA  E
%LOGIC
  /NUDS   = /NDS*/A0;

  NUDS.TRST = NBGACK;

  /NLDS   = /NDS*A0+/NDS*/SIZ0+/NDS*SIZ1;
 
  NLDS.TRST = NBGACK;

  /NVMA  = /NVPA*/NAS*A*/B*/E*/D+/NVPA*/NVMA*/NAS;

  NVMA.TRST = NBGACK;
 
  A <-      /A;

  B <-      A*B*/E+/A*D+/E*D;

  E <-      A*E+B*E+E*/D+/A*/B*/D;

  D <-      /A*E+B*E+E*D+A*D;

  DCLK   = A*E*D;
%END
--- Ende Code ---

GAL_2

--- Code: ---%ID
  BOOSTER020_2
%TYP
  GAL16V8
%PINS
  DCLK  NAS  NVPA  A16  NVMA  CLKDE  CLK  FC1  FC0
  NOE  NAVEC  NDSACK0  A17  CLKD  DC  DDC  NFPUCS  HMPU
%LOGIC
  /NAVEC = /NAS*FC0*FC1*A16*A17*/NVPA;

  /NFPUCS = FC0*FC1*/A16*A17*/CLK+FC0*FC1*/A16*A17*/NAS+FC0*FC1*/A16*A17*/CLKD;

  /NDSACK0 = /NVMA*/NAS*NFPUCS*DCLK+/NVMA*/NAS*NFPUCS*/NDSACK0;
 
  CLKD = CLK;

  DC = CLKDE;

  DDC = DC;
 
  HMPU = CLK*/DDC*NAS+/CLK*DDC*NAS+CLK*/NAS;
%END
--- Ende Code ---

Arthur:

--- Zitat von: Lukas Frank am Mi 11.05.2016, 18:44:39 ---
--- Zitat von: Arthur am Mi 11.05.2016, 18:34:44 ---
--- Zitat von: Lukas Frank am Mi 11.05.2016, 18:22:48 ---GAL Bausteine ...

--- Ende Zitat ---

Ich denke das Problem solltet Ihr dann als erstes lösen.

--- Ende Zitat ---

Welches Problem mit einer PAK68/2 ?

--- Ende Zitat ---


@Lukas Frank, ich bezog mich auf den Plan von neogain der PAK68-2 im Dateinamen enthielt. Du schriebst auf meine Frage Pal oder GAL? Gal. Also meine ich natürlich für die PAK68-2 von Neogain.

Da es aber noch keine passenden GAL-Jeds gibt sondern nur PAL-Jeds: Du schriebst selbst du hast einen passenden Satz GAL gefunden aber deine Jeds funktionieren nicht. Ist es doch am besten erst mal funktionierende GALs brennen zu können. Fertige PAK68/2 zum testen hast Du ja schon... da muss du ja nicht warten bis die Prototypen von Neogain fertig sind, denke ich mal. Oder hab ich was überlesen bzw. falsch verstanden?

Lukas Frank:
Ich kann GAL brennen zur PAK68/2, meine PAK läuft mit selbstgebrannten GAL Bausteinen ...

Navigation

[0] Themen-Index

[#] Nächste Seite

[*] Vorherige Sete