c´t IDE Interface ...

[Lukas Frank]

Bei dem Bausatz von Arne ist es ein -10ns GAL ...

Probieren wir das mal damit.

[tuxie]

Ich hatte mir wie euch per PN mitgeteilt das Listing mal angeschaut und ich denke das IOW und IOR einfach zu spät kommt da der GAL erst CS0 und CS1 generiert und dann bei LDS aktiv ist erst IOW und IOR. Laut Datenblatt muß die zweit zwischen CS0/1 und IOW/IOR um die 70NS sein. Ich hab das mal abgeändert und euch ja per PN zugesendet. Hab meinen CPLD gleich auf meinem STE drauf. Dann wird getestet.

[czietz]

Ich hatte mir wie euch per PN mitgeteilt das Listing mal angeschaut und ich denke das IOW und IOR einfach zu spät kommt da der GAL erst CS0 und CS1 generiert und dann bei LDS aktiv ist erst IOW und IOR. Laut Datenblatt muß die zweit zwischen CS0/1 und IOW/IOR um die 70NS sein.

Mindestens 70ns (im PIO-Mode 0, deutlich weniger in höheren PIO-Modes), wohlgemerkt. Ein längeres Delay zwischen CSx und IOx ist kein Problem.

[tuxie]

An irgendwas muss es aber liegen, und das ist das einzigste was anders ist zum ppera interface. Und das Funktioniert bis auf paar Kleinigkeiten recht gut (habs im STE)

[czietz]

pperas Interface aktiviert die CS0/CS1-Leitungen beim Anliegen der Adresse:

Code: [Auswählen]

/SELP = A23*A22*A21*A20*/A19*/A18*/A17*/A16*/A15*/A14*/A5;
/SELS = A23*A22*A21*A20*/A19*/A18*/A17*/A16*/A15*/A14*A5;
... und IORD/IOWD zusammen mit dem Address Strobe (/AS) des 68000:

Code: [Auswählen]

/IORD = /AS*A23*A22*A21*A20*/A19*/A18*/A17*/A16*/A15*/A14*RW;
/IOWR = /AS*A23*A22*A21*A20*/A19*/A18*/A17*/A16*/A15*/A14*/RW;

Das c't-Interface aktiviert die CSx-Leitungen zum selben Zeitpunkt -- beim Anliegen der Adresse:

Code: [Auswählen]

CS0      = /A5 & /A17 & /A18 & /A19 & A20 & A21 & A22 & A23;
CS1      =  A5 & /A17 & /A18 & /A19 & A20 & A21 & A22 & A23;
... und IORD/IOWR zusammen mit LDS:

Code: [Auswählen]

IORD     = LDS &  RW & CS0 + LDS &  RW & CS1;
IOWR     = LDS & /RW & CS0 + LDS & /RW & CS1 [...]

LDS kommt in der Tat bei einem Schreibzyklus auf dem Bus 2 States (=125 ns @ 8 MHz) später als AS, beim einem Lesezyklus kommen sie gleichzeitig. Daher: Probiert's aus, ob das den Unterschied macht.

Den Unterschied bzgl. der Aktivierung des 74HCT245 hatten wir ja schon vorher thematisiert.

[SolderGirl]

Also du meinst das LDS komplett ignorieren und statt dessen AS auswerten?

Mir ist noch etwas aufgefallen. Ppera erzeugt die RD/RW Signale mit der vollen Gleichung, z.B.

Code: [Auswählen]

/IORD = /AS*A23*A22*A21*A20*/A19*/A18*/A17*/A16*/A15*/A14*RW;
Aber beim c't Interface wird dafür das vorher generierte CSx-Signal verwendet:

Code: [Auswählen]

IORD     = LDS &  RW & [b]CS0[/b] + LDS &  RW & [b]CS1[/b];
Macht das vom Timing her eventuell einen Unterschied? Nach meiner naiven Logik muss ja zuerst das eine Signal erzeugt werden, das würde bedeuten das es doppelt so lange dauert, um die RD/RW-Signale zu erzeugen.
Oder wird das vom Compiler irgendwie übersetzt?

[czietz]

Also du meinst das LDS komplett ignorieren und statt dessen AS auswerten?

Ich weiß es nicht. Es ist halt ein Unterschied zwischen ppera- und c't-Interface. Wäre zu testen...

Mir ist noch etwas aufgefallen. Ppera erzeugt die RD/RW Signale mit der vollen Gleichung, z.B.

Code: [Auswählen]

/IORD = /AS*A23*A22*A21*A20*/A19*/A18*/A17*/A16*/A15*/A14*RW;
Aber beim c't Interface wird dafür das vorher generierte CSx-Signal verwendet:

Code: [Auswählen]

IORD     = LDS &  RW & [b]CS0[/b] + LDS &  RW & [b]CS1[/b];

Grundsätzlich ist das ein Unterschied, ja. Aber in diesem Fall sind CS0/CS1 ja schon längst aktiv, bevor LDS low wird, d.h. das Timing von IORD hängt an LDS und nicht an den Adressbits. Dass diese durch CS0/CS1 erst etwas verzögert zur Verfügung stehen, sollte also keinen Unterschied im Timing von IORD (und IOWR) machen.

[SolderGirl]

So, heute bin ich endlich mal zum Testen gekommen. Die Ergebnisse:

1. Mit dem GAL modifiziert nach dem Vorschlag von Tuxie wird auf jedem IDE-Kanal eine Festplatte erkannt, aber nicht richtig. Statt der Modellbezeichnung wird immer der gleiche unsinnige String angezeigt. Sowohl mit als auch ohne 245er. Nur der String ändert sich.

2. Mit dem GAL modifiziert nach dem Vorschlag von czietz passiert mit 245er das gleiche wie beim original: Die Platte und die Partitionen werden erkannt, aber es gibt immer wieder Datenfehler. Ohne 245er wird die Platte erkannt, aber sobald TOS versucht darauf zuzugreifen (noch bevor der Desktop erscheint) bleibt der Rechner bombig hängen.

3. Beim original GAL macht es keinen Unterschied, ob es der 15ns oder 10ns Baustein ist. Beide funktionieren ohne 245er problemlos, mit 245er funktioniert nurnoch die Erkennung, aber Datenfehler beim lesen und/oder schreiben.

Ich denke ich warte bis ich ein BitScope habe und messe dann mal wirklich das Timing genau durch.

[Lukas Frank]

Ich bin sehr gespannt auf das Ergebnis ...

[Lukas Frank]

Habe noch ein wenig probiert und möchte gerne minimal neben dem IDE Interface was ja läuft ohne die beiden Bustreiber die TOS 2.06 Option ans funktionieren bekommen was sie nicht tut ...

Code: [Auswählen]

*PINS
 /AS = 3,
 RW = 5,
 A5 = 1,
 /ROM2 = 2,
 A17 = 6,
 A18 = 7,
 A19 = 9,
 A20 = 8,
 A21 = 10,
 A22 = 11,
 A23 = 13,
 /LDS = 4,
 /IOCHRDY = 14,
 IRQ14 = 23,

 /INT.T = 19,
 /TOS.T = 20,
 /IOWR.T = 22,
 /IORD.T = 21,
 /G.T = 16,
 /CS1.T = 18,
 /CS0.T = 17,
 /DTACK.T = 15;
 
*BOOLEAN-EQUATIONS

TOS.E    = VCC;
IOWR.E   = VCC;
IORD.E   = VCC;
G.E      = VCC;
CS1.E    = VCC;
CS0.E    = VCC;

  INT.E    = IRQ14;
  INT      = IRQ14;

DTACK    = /A17 & /A18 & /A19 & A20 & A21 & A22 & A23
   + TOS;

  DTACK.E  = /IOCHRDY & AS & /A19 & A21 & A22 & A23;
     
CS0      = /A5 & /A17 & /A18 & /A19 & A20 & A21 & A22 & A23;

CS1      =  A5 & /A17 & /A18 & /A19 & A20 & A21 & A22 & A23;

G        = LDS & RW & /A17 & /A18 & /A19 & A20 & A21 & A22 & A23
+      /RW & /A17 & /A18 & /A19 & A20 & A21 & A22 & A23;
 
IORD     = LDS &  RW & CS0 + LDS &  RW & CS1;
     
IOWR     = LDS & /RW & CS0 + LDS & /RW & CS1 + LDS & /RW & TOS; % Signal TOS wegen EEPROMs %

TOS      = ROM2
   + AS & A23 & A22 & A21 & /A20 & /A19;

*END
Habe geändert in ...

Code: [Auswählen]

TOS      = /ROM2
   + /AS & A23 & A22 & A21 & /A20 & /A19;
geht auch nicht ! und geändert in ...

Code: [Auswählen]

TOS      = ROM2
   + AS & A23 & A22 & A21 & /A20 & /A19 & /A18 & RW;
geht auch nicht ! und geändert in ...

Code: [Auswählen]

TOS      = /ROM2
   + /AS & A23 & A22 & A21 & /A20 & /A19 & /A18 & RW;
... geht auch nicht !

Ich habe keine Idee mehr warum der Rechner das TOS 2.06 von der Erweiterung nicht bootet !?!

Etwas seltsam die Beschaltung mit A18 doppelt und beim EE Eprom mit A19. Aber das ganze sollte doch nichts machen bei 27C010 Eproms, oder ?

D8 -D15 = EE Eprom Hi
D0 - D7 = E0 Eprom Lo

[tuxie]

Also,

eingangs wird Rom2 und AS auf Low Aktiv gesetzt, also sollte es so funktionieren

TOS      = ROM2
        + AS & A23 & A22 & A21 & /A20 & /A19 & /A18 & RW;

Pass mal dein DTACK Signal an, da ist /A17 zu viel...

[czietz]

Alte ROMs aus dem Rechner vorher ausgebaut?

Pass mal dein DTACK Signal an, da ist /A17 zu viel...

Wie man's nimmt, die Zeile "/A17 & /A18 & /A19 & A20 & A21 & A22 & A23" ist ja sowieso für's IDE-Interface, da stört das /A17 nicht weiter, für TOS-Zugriff wird DTACK ja auch erzeugt.

[Lukas Frank]

Funktioniert nicht ...


-------
Datei "C:\ALT\JEDI.045\CT_IDE_2.LCI" gelesen.
LOG-Datei von JEDI, Version 0.45
JEDI ist ein Shareware-Programm von
  Ralf Zimmermann
            ___  ___
           |   \/   |
        A5 |1     24| VCC       
     !ROM2 |2     23| IRQ14     
       !AS |3     22| !IOWR     
      !LDS |4     21| !IORD     
        RW |5     20| !TOS     
       A17 |6     19| !INT     
       A18 |7     18| !CS1     
       A20 |8     17| !CS0     
       A19 |9     16| !G       
       A21 |10    15| !DTACK   
       A22 |11    14| !IOCHRDY 
       GND |12    13| A23       
           |________|

' OLMC 0:
 IOWR.OE      = VCC;
 IOWR         = LDS * !RW * CS0
              + LDS * !RW * CS1
              + LDS * !RW * TOS;
' OLMC 1:
 IORD.OE      = VCC;
 IORD         = LDS * RW * CS0
              + LDS * RW * CS1;
' OLMC 3:
 INT.OE       = IRQ14;
 INT          = IRQ14;
' OLMC 4:
 CS1.OE       = VCC;
 CS1          = A5 * !A17 * !A18 * !A19 * A20 * A21 * A22 * A23;
' OLMC 5:
 CS0.OE       = VCC;
 CS0          = !A5 * !A17 * !A18 * !A19 * A20 * A21 * A22 * A23;
' OLMC 6:
 G.OE         = VCC;
 G            = LDS * RW * !A17 * !A18 * !A19 * A20 * A21 * A22 * A23
              + !RW * !A17 * !A18 * !A19 * A20 * A21 * A22 * A23;
' OLMC 7:
 DTACK.OE     = !IOCHRDY * AS * !A19 * A21 * A22 * A23;
 DTACK        = !A18 * !A19 * A20 * A21 * A22 * A23
              + TOS;

----------------------------------------------------------------------
Gew„hlter GAL-Modus:  Mode2, Tristate
----------------------------------------------------------------------
----------------------------------------------------------------------
Assemblier-Vorgang erfolgreich beendet
----------------------------------------------------------------------


JEDI gibt nichts aus für die Pin20 TOS welches das /CE Signal sein sollte für die beiden Eproms. Mit dem Multimeter gemessen ist der Pin20 auch Dauerhaft high ...

[czietz]

Da TOS schon benutzt wird (z.B. in der Gleichung von DTACK), bevor es definiert wird, beschließt JEDI wohl, das sei ein Eingang und ignoriert die Zuweisung weiter unten. Aus meiner Sicht ein Bug, es sollte zumindest eine Warnung kommen. Wer weiß, welche Bugs noch alle in JEDI stecken...

Pack mal die Zeile "TOS = ..." vor die Zeile "DTACK = ...".

[Lukas Frank]

Sieht schon besser aus ...

-------
Datei "C:\ALT\JEDI.045\CT_IDE_2.LCI" gelesen.
LOG-Datei von JEDI, Version 0.45
JEDI ist ein Shareware-Programm von
  Ralf Zimmermann

            ___  ___
           |   \/   |
        A5 |1     24| VCC       
     !ROM2 |2     23| IRQ14     
       !AS |3     22| !IOWR     
      !LDS |4     21| !IORD     
        RW |5     20| !TOS     
       A17 |6     19| !INT     
       A18 |7     18| !CS1     
       A20 |8     17| !CS0     
       A19 |9     16| !G       
       A21 |10    15| !DTACK   
       A22 |11    14| !IOCHRDY 
       GND |12    13| A23       
           |________|

' OLMC 0:
 IOWR.OE      = VCC;
 IOWR         = LDS * !RW * CS0
              + LDS * !RW * CS1
              + LDS * !RW * TOS;
' OLMC 1:
 IORD.OE      = VCC;
 IORD         = LDS * RW * CS0
              + LDS * RW * CS1;
' OLMC 2:
 TOS.OE       = VCC;
 TOS          = ROM2
              + AS * A23 * A22 * A21 * !A20 * !A19 * !A18 * RW;
' OLMC 3:
 INT.OE       = IRQ14;
 INT          = IRQ14;
' OLMC 4:
 CS1.OE       = VCC;
 CS1          = A5 * !A17 * !A18 * !A19 * A20 * A21 * A22 * A23;
' OLMC 5:
 CS0.OE       = VCC;
 CS0          = !A5 * !A17 * !A18 * !A19 * A20 * A21 * A22 * A23;
' OLMC 6:
 G.OE         = VCC;
 G            = LDS * RW * !A17 * !A18 * !A19 * A20 * A21 * A22 * A23
              + !RW * !A17 * !A18 * !A19 * A20 * A21 * A22 * A23;
' OLMC 7:
 DTACK.OE     = !IOCHRDY * AS * !A19 * A21 * A22 * A23;
 DTACK        = !A18 * !A19 * A20 * A21 * A22 * A23
              + TOS;

----------------------------------------------------------------------
Gew„hlter GAL-Modus:  Mode2, Tristate
----------------------------------------------------------------------
----------------------------------------------------------------------
Assemblier-Vorgang erfolgreich beendet
----------------------------------------------------------------------

[Lukas Frank]

Da fehlt jetzt aber INIT ...

[Lukas Frank]

Gibt es denn einen guten GAL Assembler als freie Software unter Windows ?

[czietz]

INIT? Meinst Du INT? Das ist doch da, in Output Logic Macrocell Nr. 3.

[czietz]

Gibt es denn einen guten GAL Assembler als freie Software unter Windows ?

Freie Software? Keine, der mir bekannt wäre. Kostenlos, ja klar, aber frei wie in "Freiheit"? GALs sind in den letzten 20 Jahren etwas außer Mode gekommen, sodass die Menge an aktueller Software, die sie unterstützt, eher klein ist.

Atmels WinCUPL soll dem Vernehmen nach auch GALs unterstützen. Dann natürlich ispLEVER classic von Lattice, dem ehemaligen Hersteller der GALs. Allerdings fand ich es bei ispLEVER classic etwas übertrieben, 1 GB Software herunterzuladen, inkl. Synthesetools für VHDL und Verilog, nur um ein GAL zu programmieren. Daher habe ich mit keinem der genannten Programme eigene Erfahrung.

[Lukas Frank]

JA war blind INIT ist natürlich da. Geht aber auch jetzt nicht mit den Änderungen von tuxie und original ...