Hardware > Hardware (Classic 16-/32-Bit)

Atari mit Vortex Erweterung

<< < (6/8) > >>

skul:
Moin jo,

ich hatte so Ende '91 einige Dickschichthybride hergestellt, um brachliegenden Speicher zu aktivieren. Damals war Ram richtig teuer und wenn man seinen 1MB-Rechner (1040er, Mega1) aufgerüstet hatte, lagen normalerweise 512KB tot in den Rechnern. Die hatten dann 2,5MB, statt 3MB.
Zum Prinzip: Die Adressleitungen MADx sind gemultiplext. Die Zeilenadresse wird mit /ras übertragen, die Spaltenadresse mit /cas. Zur Erzeugung zusätzlicher cas-Signale muss die MAD lediglich demultiplext werden. Dazu verzögert man die original cas-Signale (7400), lädt sie mit /ras in Register (7474, 74375). Damit hat man zwei bit mit denen man einen Adressdecoder füttert (74139) - fertig.
Problematisch war das Timingverhalten der Rechnertypen. Ich habe deshalb teilweise F- und ALS-Typen verwendet, damits funzt. Gelegentlich musste Ras getrieben werden, weil es zu Ansteuerung von 32 (64) Rams zu schlapp war.
Ich ziehe gerade um. Wenn ich damit fertig bin packe ich die Schaltung und pics auf meine Seite.

Gruß
skul

Lynxman:

--- Zitat von: ToPeG am Mo 19.12.2011, 16:52:54 ---Ähnlich, aber mit mehr Aufwand sollte sich auch 8 oder 16Mb einbauen lassen, indem man die Adressleitungen passend Dekodiert und damit den MCU-internen Bank-Encoder ergänzt. (das Generieren des DTACK nicht zu vergessen)
Wäre ein Interessantes Projekt. Vielleicht später mal. :-)

--- Ende Zitat ---

Den Gedanken hatte ich auch schon, aber keine so extreme Lust das anzugehen.

Speicherchips (alle unbenutzt) habe ich aber genug, also wenn das jemand angehen will, kann ich in der Richtung unterstützen.

Lynxman:

--- Zitat von: skul am Mo 19.12.2011, 18:44:01 ---74375 74139
--- Ende Zitat ---

Die zwei waren auf jeden Fall dabei, Aber sonst ist die Erinnerung dunkel...

skul:
Moin,

aaallso:
Bauteile: 74LS00 (nand), 74LS375 (2 x latch), 74LS139 (2 x addr.dec).
Signale: /ras, /casL, /casH

/casL und /casH gehen an p1 und p2 des 7400. Der Ausgang (p3) geht an p4 + p5. An p6 steht das invertierte Signal zur Verfügung um die Spaltenadresse zu latchen. Damit wär das 7400 abgehakt.

Das 74375 besteht aus vier latches von denen je zwei einen gemeinsamen Takteingang haben (L1 + L2  und L3 + L4)
/ras  kommt zuerst, fang wa also damit an :-):
/ras kommt an den Takteingang von L3 und L4, MAD9 an den Dateneingang von L3. Ausgang Q von L3 kommt an den Dateneingang von L2. MAD9 kommt an den Dateneingang von L1. p6 vom 7400 gehört an den Takteingang von L1 + L2.
Ausgang Q von L1 an die B-Eingänge der Adressdecoder, Ausgang Q von L2 an die A-Eingänge der Adressdec..
/casL und /casH enablen je einen der Aressdecoder, an den Ausgängen y0...y3 stehen je 4 /CAS-Signale zur Verfügung.
Liest sich ziemlich schräg, aber wenn man sich das aufmalt, wird die Sache schnell klarer.
Der MMU über diese Schiene etwas mehr Ram unterzujubeln hatte ich seinerzeit auch schon überlegt, bin aber nicht wirklich an die Sache herangegangen.

Gruß
skul

ToPeG:
also so wenn ich es richtig verstehe:



Damit wären dann 8 mal 512K adressierbar.

Wäre aber ein gewaltiger Turmbau wenn man das im 1040 umsetzt wollte. ;)

Navigation

[0] Themen-Index

[#] Nächste Seite

[*] Vorherige Sete