Hardware > Hardware (Classic 16-/32-Bit)

Atari mit Vortex Erweterung

<< < (5/8) > >>

ToPeG:
Im 260ST und den meisten 520ST ist nur die erste Bank bestückt. Im 1040ST sind beide Bänke mit je 512Kb bestückt. Bei den Ersten 520ST sollen beide Bänke benutzt und mit je 256Kb bestückt sein. Aber Solche habe ich noch nie zu Gesicht bekommen.
Ich erinnre mich noch wie ich mit 14 Jahren und Angstschweiß 2Mb zusätzlich in meinen 520ST gelötet habe. Ein Sommer harte Arbeit hatte ich darin Investiert.

Lynxman:
2 Bänke mit 256K sind sicher nie gemacht worden. Die DRAMs wurden nie in einer passenden größe gefertigt.
Die Kapazität hat sich ja immer vervierfacht.

Theoretisch kann man zwei (4) Bänke zu einer verschalten. Das wurde bei den 3MB-Lösungen gemacht, dafür braucht man 1 GAL/PAL oder alternative 3 TTL ICs.

Um 2 Bänke a 256KB zu erreichen müsste man also je 2 Bänke mit 128K zusammenschalten, das macht aber keinen Sinn, denn dafür braucht man dann 64 Speicherchips. Am Ende wesentlich teuerer als eine Bank mit 512KB. Schon alleine die Arbeitszeit, das wäre ein Irrsinn gewesen!

Ich wundere mich heute noch das Atari den 520ST+ gebaut hat. Die ganzen Chips Huckepack zu löten war sicher auch in Taiwan nicht gerate günstig. Da hätte sich ein neues Platinenlayout doch sicher auch gelohnt, Atari hat schließlich genug Revisionen gebracht und das für viel kleinere Änderungen.

Ich habe in einem 1040STFM mal den Wahnsinn durchgezogen und auf die vorhandenen 32 Speicherchips nochmal 32 aufgelötet und mit der 3 TTL-Lösung zu einer Bank verbunden. Dazu noch eine 2MB Erweiterung mit 16 Stück 1Mx1. Im Sommer ist das Teil ziemlich heiß geworden, ist aber zuverlässig gelaufen.
Ich habe den Atari dann irgendwann für einen guten Preis verkauft. Falls mal jemand einen so umgerüsteten 4MB 1040 in die FInger bekommt, bitte Bild von der Logik-Platine einstellen, die erkenne ich wieder. (Selbstgeätzt)
Ich habe ja schonmal durch zufall einen "meiner" STs wieder in die Finger bekommen.  8)

ToPeG:
Wie sah die Logik aus?
Hast du den Schaltplan noch irgendwo?

Nicht das ich es Nachbauen möchte, aber es interessiert mich doch, wie man das Macht.

Lynxman:

--- Zitat von: ToPeG am So 18.12.2011, 12:37:16 ---Wie sah die Logik aus?
Hast du den Schaltplan noch irgendwo?

Nicht das ich es Nachbauen möchte, aber es interessiert mich doch, wie man das Macht.

--- Ende Zitat ---

Den Schaltplan habe ich nicht mehr.

Im Prinzip funktioniert es so: (ich setze ein gewisses Grundwissen der Ansteuerung von DRAM voraus.)

Die unbenutzte Adressleitung bei aktivem /RAS zwischenspeichern und dann bei aktivem /CAS mit dieser Adressleitung und dem zuvor gespeicherten, eine der 4 Bänke auswählen. Das bedeutet bei der entsprechenden Bank die /CAS auf low (aktiv) ziehen.

/RAS an alle Bänke, /CAS kommt von der Schaltung, die Adressleitungen minus der höchsten kommen auch an alle Chips.
An die Schaltung kommt /RAS, /CAS und die höchste Adressleitung.

Alle vier Bänke werden durch das /RAS das ja immer an allne Bänke anliegt mit den nötigen Refresh Zyklen versorgt.
Im Prinzip könnte man so auch noch mehr Bänke zu einer zusammenfassen. Man muß nur aufpassen das die RAMs schnell genug sind, bzw. die Laufzeiten der TTLs nicht zu groß werden.
Wenn man 2 Adressleitungen nimmt, dann kann man damit bis zu 16 Bänke zusammenfassen.

Wenn ich mal die Muse finde, werde ich die Schaltung nochmal aufzeichnen.

Bei den heutigen RAM-Preisen ist das natürlich nicht mehr sinnvoll.

ToPeG:
Ich musste etwas darüber nachdenken, aber ich denke ich habe deine Erklärung verstanden.

Die Schaltung soll bewirken, dass die "aufgesetzte" Rambank nur selektiert wird wenn, das MAD9 beim /CAS aktiv ist.
Das Halten von /RAS ist nötig, damit die Selektionslogick auch alle Informationen bekommt.
Dazu muss aber das /CAS zur alten Rambank durch die Schaltung gehen, damit die nicht auch aktiv wird.
Das Refersch müsste noch extra behandelt werden.
Ich habe schon so eine Ahnung wie sich Schaltung aussehen müsste.

Ähnlich, aber mit mehr Aufwand sollte sich auch 8 oder 16Mb einbauen lassen, indem man die Adressleitungen passend Dekodiert und damit den MCU-internen Bank-Encoder ergänzt. (das Generieren des DTACK nicht zu vergessen)
Wäre ein Interessantes Projekt. Vielleicht später mal. :-)

Navigation

[0] Themen-Index

[#] Nächste Seite

[*] Vorherige Sete