Matrix MatGraph C32 Grafikkarte RAM-Erweiterung

[Zirkumflex]

Verbaut sind laut Bild der C-32 ...
http://bg-electronics.de/datenblaetter/Schaltkreise/HY53C464.pdf

In welcher Reihenfolge die Adressen anliegen ist egal, hauptsache bei allen Bausteinen immer gleich.

Danke, sehr gut, dann stimmt hier schon mal alles.

[Lukas Frank]

Kann es sein, dass z. B. D07 und D10 usw. wegen dem gesteckten Resistor nicht gemessen werden konnten?

Ich messe das morgen mal ohne den Resistor ...

... mache es anders und zwar entferne das Widerstandsnetzwerk und messe wo alle Pins des Sockel anliegen. Wenn das Netzwerk 14Pins hat liegt ein 47Ohm Widerstand zwischen Pin1 und Pin 14 usw., eine Seite geht an den Intel Baustein wahrscheinlich und die andere an Pins der Ram Bausteine. Und es kann sein das die Intel Signale einmal an das Netzwerk gehen und gleichzeitig an einen Pin der Stiftleiste?

[Lukas Frank]

Und Kläre bitte auf: du hast ja gemessen das verschiedene Signale zusammen irgendwo anliegen. Das kann nicht sein ...!

[Lukas Frank]

Die Daten Signale D0 bis D15 müssen an die jeweils vier I/O Anschlüsse der Rambausteine gehen! 4 mal I/O pro Baustein mal 8 sind 32 Stück. Also müssten jedes Datenbit an jeweils 2 verschiedene Ram Bausteine gehen also 2 Gruppen zu 16 ...

[Zirkumflex]

... mache es anders und zwar entferne das Widerstandsnetzwerk und messe wo alle Pins des Sockel anliegen. Wenn das Netzwerk 14Pins hat liegt ein 47Ohm Widerstand zwischen Pin1 und Pin 14 usw., eine Seite geht an den Intel Baustein wahrscheinlich und die andere an Pins der Ram Bausteine. Und es kann sein das die Intel Signale einmal an das Netzwerk gehen und gleichzeitig an einen Pin der Stiftleiste?

Das war ein sehr guter Vorschlag. So ist es, eine Seite des Resistors geht zur GPU, die andere zu den RAM-Bausteinen. Von der GPU gehen auch Signale direkt zur Stiftleiste A.

[Zirkumflex]

Und Kläre bitte auf: du hast ja gemessen das verschiedene Signale zusammen irgendwo anliegen. Das kann nicht sein ...!

D03 (GPU-PIN G13) bleibt ein Mysterium. Das Signal geht an alle RAM-Bausteine PIN 9 – aber auch an Sockelleiste B Pin 10 und PIN 11.

Dafür konnte ich (ohne Resistor) vermisstes aufstöbern:
D00 (GPU-PIN E13) geht an alle RAM-Bausteine Pin 10 und Sockelleiste A Pin 17.
D07 (GPU-PIN J13) geht auf Sockelleiste A Pin 15.
D10 (GPU-PIN K12) geht auf Sockelleiste B Pin 9.
D13 (GPU-PIN M13) geht auf Sockelleiste B Pin 13.
D14 (GPU-PIN M12) geht auf Sockelleiste B Pin 8 und bei den RAM-Bausteinen 1 und 5 auf PIN 15.
D15 (GPU-PIN N12) geht auf Sockelleiste B Pin 14 und bei den RAM-Bausteinen 1 und 5 auf PIN 3.

Hoffe, langsam klärt es sich nun.
Ich messe später D0-D15 I/O nochmal komplett.

[Lukas Frank]

Du machst einen schweren Fehler und zwar wenn beim Netzwerk Sockel die Pins 10,11,12,13,14 belegt sind z.B. Pin14 mit /RAS muss am gegenüberliegenden Pin01 auch /RAS und zwar von dem Intel Baustein kommend anliegen. Alle deine gemessenen Daten Signale dort sind falsch ...!


Das Pinout des Intel Bausteines zeigt die Pins von oben auf den Sockel gesehen oder von unten? Und dann kann es sein das es Spiegelverkehrt ist?

An den Zahlen Seiten liegen die beiden +5V Pins A07 und N07 und die Frage ist jetzt welche Zahlen Seite ist die A Reihe und welche die N Seite? Und wo sind die Ecken 01 und wo die Ecken 13? Ich vermute wenn nur ein /RAS Signal benutzt wird ist es /RAS0 also Pin M08 ...?