Hardware > Hardware (Classic 16-/32-Bit)

PAK68/2 Platinen Projekt ...

<< < (25/48) > >>

Lukas Frank:
Schaue mal da ->   http://forum.atari-home.de/index.php?topic=6841.0

Bild in neuem Tab öffnen ->  Link kopieren -> Bild einfügen im Beitrag mit den grössen Optionen einfügen

joejoe:
Ein paar Überlegungen zum Preis:
die günstigste MonSTer kostet 50 GBP, also etwa 65€. Wenn das 8Mbyte große SRAM max. 2/3 des Gesamtpreises ausmacht, was ich nicht glaube, dann würden - entsprechende Stückzahlen vorausgesetzt- 16MByte auf etwa 80€ kommen, Das liegt ja zumindest in derselben Größenordnung wie der Renesas Chips bei Einzelkauf. Okay, altes EDO-RAM gibt es günstiger, zum Preis der sehr viel aufwändigeren Ansteuerung und wie mit der Magnum-TT würden dann auch nicht alle beliebigen EDO-/FastPage-RAMS laufen.

Wie Frank (oder Lukas?) schon schrieb, wäre eine Vervielfältigung der Lötplätze für eine variable Bestückung ja kein großes Ding, der Ausbau könnte also an den Bedarf / Geldbeutel angepasst werden. Und bei Sammelbestellung der Bauteile (aus China?) dürfte es auch noch etwas Rabatt geben.

Btw.
An eine synchrone Vervierfachung des ST.Bus Taktes für die CPU/FPU + schnelles (SRAM) FastRAM hat sich noch niemand gewagt, oder?
Die PAK/3 lief asynchron ja mit bis zu 50MHz.

joejoe:

--- Zitat ---Bei 16Stk. 8bit breite SRAM Bausteine muss man doch eine Art Bankswitching machen, oder nicht ?

--- Ende Zitat ---
Da hatten sich neue Antworten mit meiner Antwort überschnitten.

Soldergirl hatte den Einsatz von 128KByte*8 SRAM vorgeschlagen.

Das war ja genau meine damalige Lösung, allerdings in DIP32 je vier SRAMs huckepack übereinander gelötet und mit einem zusätzlichen Sockel oben drauf für die ROMs.
/WR und /CS müssen dabei abgewinkelt werden (/WR zumindest in der untersten Lage)
/WR wird dann über alle SRAMS durchverbunden 
/CS je Lage
/OE für die ROMs entsprechend
In einem der originalen Decoder GALs (keine Ahnung welches es war) wird das Rom-Select Signal durch /OE0../OE3 (Ausgänge zu den vier Sockeln) ersetzt, und mit den bereits an diesem GAL anliegenden /DS0 und /DS1 in passender Logik erzeugt. Diese vier Signale gehen dann jeweils an alle Chips eines (ehemaligen) ROM-Sockels.

/DSACK0 und /DSACK1 müssen korrekt erzeugt werden.

Das ist wichtig, denn nur weil FastRAM üblicherweise 32bittig angelegt ist, erfolgen die Zugriffe natürlich auch je nach Befehl gegebenenfalls auch mal nur 8- oder 16-bittig. Das ist insbesondere bei Schreibzugriffen wichtig!

Einfach /DSACK0 und /DSACK1 (über Dioden) zu verbinden funktioniert nur bei Longword Schreibzugriffen!

Um die vier Lagen = Adressbänke ansprechen zu können sind dann noch vier passende Adressen gemeinsam mit A24 an ein auf das original vorhanden GAL huckepack aufgesetztes GAL geführt udn mit einer simplen Logic werden hier die /CS -Signale für das TT-kompatible FAstRAM erzeugt.

Das alles läßt sich reversibel mit jeder PAK/2 mit wenig Aufwand testen, um 'mal einen EIndruck vom Nutzen von Fast(S)RAM zu erhalten.

PALASM-Virtuosen haben damit alle Informationen zur HAnd, selbst wenn ich meine alten Quellen nicht wiederfinden sollte.

Lukas Frank:
Als erster Test sind die 512kB ja in Ordnung aber in Grunde viel zu wenig. TT Ram ist und funktioniert sehr gut wie der Atari TT zeigt. So gut wie alle Programme ziehen einen großen Nutzen vom Fastram. Entweder laufen die Programme im Fastram oder legen auch Ihre Daten dort ab. Das kann man über Programmflags vorgeben.

Es braucht jemanden der die Logik dafür zusammen bekommt, ich kann das nicht.

Ebenso gut wäre den 030 Adapter mit dem GAL auf die PAK68/2 zu setzen. Oder wenn man an die Quellen der GALs kommt eine PAK68/3-20 oder besser -030 ohne Level 2 Cache aber mit Fastram in Form von je mehr desto besser SRAM auf der Platine. Das man je nach Geldbeutel in vierer Schritten nachbestücken kann.

joejoe:
Ganz meine Meinung. 8)
Der Logik Aufwand steigt bei einer SRAM Lösung nicht mit der RAM Größe, es müssen nur die passenden Adressen dekodiert werden.

Entsprechend müssen dann eine passende Menge an Eingängen im GAL vorhanden sein (je variabler die FastRAM Größe (z.B. bei Teilbestückung), umso mehr Adressleitungen müssen ans zusätzliche Adressdekoder-GAL gelegt werden.

Es bietet sich daher an, das auf der original PAK/2 vorhanden GAL durch eine modernere Variante mit mehr Ein- und Ausgängen zufinden, und die "alte" Logik mit der zusätzlich fürd FastRAM notwendigen Logik gemeinsam in diesem Baustein zu implementieren.

Navigation

[0] Themen-Index

[#] Nächste Seite

[*] Vorherige Sete