Hardware > Hardware (Classic 16-/32-Bit)
c´t IDE Interface ...
Lukas Frank:
Bei dem Bausatz von Arne ist es ein -10ns GAL ...
Probieren wir das mal damit.
tuxie:
Ich hatte mir wie euch per PN mitgeteilt das Listing mal angeschaut und ich denke das IOW und IOR einfach zu spät kommt da der GAL erst CS0 und CS1 generiert und dann bei LDS aktiv ist erst IOW und IOR. Laut Datenblatt muß die zweit zwischen CS0/1 und IOW/IOR um die 70NS sein. Ich hab das mal abgeändert und euch ja per PN zugesendet. Hab meinen CPLD gleich auf meinem STE drauf. Dann wird getestet.
czietz:
--- Zitat von: tuxie am Mo 11.07.2016, 19:07:28 ---Ich hatte mir wie euch per PN mitgeteilt das Listing mal angeschaut und ich denke das IOW und IOR einfach zu spät kommt da der GAL erst CS0 und CS1 generiert und dann bei LDS aktiv ist erst IOW und IOR. Laut Datenblatt muß die zweit zwischen CS0/1 und IOW/IOR um die 70NS sein.
--- Ende Zitat ---
Mindestens 70ns (im PIO-Mode 0, deutlich weniger in höheren PIO-Modes), wohlgemerkt. Ein längeres Delay zwischen CSx und IOx ist kein Problem.
tuxie:
An irgendwas muss es aber liegen, und das ist das einzigste was anders ist zum ppera interface. Und das Funktioniert bis auf paar Kleinigkeiten recht gut (habs im STE)
czietz:
pperas Interface aktiviert die CS0/CS1-Leitungen beim Anliegen der Adresse:
--- Code: ---/SELP = A23*A22*A21*A20*/A19*/A18*/A17*/A16*/A15*/A14*/A5;
/SELS = A23*A22*A21*A20*/A19*/A18*/A17*/A16*/A15*/A14*A5;
--- Ende Code ---
... und IORD/IOWD zusammen mit dem Address Strobe (/AS) des 68000:
--- Code: ---/IORD = /AS*A23*A22*A21*A20*/A19*/A18*/A17*/A16*/A15*/A14*RW;
/IOWR = /AS*A23*A22*A21*A20*/A19*/A18*/A17*/A16*/A15*/A14*/RW;
--- Ende Code ---
Das c't-Interface aktiviert die CSx-Leitungen zum selben Zeitpunkt -- beim Anliegen der Adresse:
--- Code: ---CS0 = /A5 & /A17 & /A18 & /A19 & A20 & A21 & A22 & A23;
CS1 = A5 & /A17 & /A18 & /A19 & A20 & A21 & A22 & A23;
--- Ende Code ---
... und IORD/IOWR zusammen mit LDS:
--- Code: ---IORD = LDS & RW & CS0 + LDS & RW & CS1;
IOWR = LDS & /RW & CS0 + LDS & /RW & CS1 [...]
--- Ende Code ---
LDS kommt in der Tat bei einem Schreibzyklus auf dem Bus 2 States (=125 ns @ 8 MHz) später als AS, beim einem Lesezyklus kommen sie gleichzeitig. Daher: Probiert's aus, ob das den Unterschied macht.
Den Unterschied bzgl. der Aktivierung des 74HCT245 hatten wir ja schon vorher thematisiert.
Navigation
[0] Themen-Index
[#] Nächste Seite
[*] Vorherige Sete
Zur normalen Ansicht wechseln