Hardware > Hardware (Classic 16-/32-Bit)

1040STE IDE Problem

<< < (11/12) > >>

czietz:
Was ist in den Suska-Quelltexten eigentlich der Unterschied zwischen ide-interface.vhd und ide-interface_soc.vhd? In letzterem ist das IDE-Interface ja noch einmal implementiert, dieses Mal auch für byte-weise Zugriffe.

tuxie:
Gute Frage, ich denke das eine ist Plain GAL auf VHDL umgesetzt und das andere ist die Implementieung ins Suska?

Habe jetzt AS mit drin, habe etwas bessere Stabilität habe keine Abstütze mehr. Muß jetzt mal schauen das ich die Cf Karte nochmal lösche und neu Partitioniere.

czietz:
Hast Du die Verknüpfung mit /AS eigentlich auch in DTACK eingebaut? Das ist nämlich das, was ich an den ppera'schen GAL-Gleichungen etwas unglücklich finde. Das GAL generiert schon ein DTACK (data acknowledge) bevor die CPU überhaupt die Gültigkeit der Adresse signalisiert hat.

tuxie:
Jep ist es.

tuxie:
Hab es jetzt mal angepasst, nun Funzt es 1a, mehre Sachen bereits getestet.


--- Code: ---CHIP IDE_GAL  GAL20V8        COMPLEX_MODE

A23 A22 A21 A20 A19 A18 A17 A16 A15 A14 A5 GND
AS RW LINEA SELP SELS IORD IOWR DTACK NC NC NC VCC


  DTACK = /IORD + /IOWR;
   
   /SELP = A23*A22*A21*A20*/A19*/A18*/A17*/A16*/A15*/A14*/A5*/AS;
   /SELS = A23*A22*A21*A20*/A19*/A18*/A17*/A16*/A15*/A14*A5*/AS;
   /IORD = A23*A22*A21*A20*/A19*/A18*/A17*/A16*/A15*/A14*RW*/AS;
   /IOWR = A23*A22*A21*A20*/A19*/A18*/A17*/A16*/A15*/A14*/RW*/AS;
   /LINEA = A23*A22*A21*A20*/A19*/A18*/A17*/A16*/A15*/A14*/AS;


--- Ende Code ---

Navigation

[0] Themen-Index

[#] Nächste Seite

[*] Vorherige Sete