TOS 2.(0)6 im Mega ST

[Burkhard Mankel]

Im Rahmen einer IDE Erweiterung plane ich, dem Mega STE das (hoffentlich noch funktionierende, da ich etwas "rabiat" vorgehen mußte) TOS 2.(0)6 aus dem Manhattan - das ich dafür ausgebaut habe - zu stiften. Die Chips waren folgender Maßen im Manhattan eingesetzt und verdrahtet:
- die EpROMs steckten direkt in den 28pol. ROM-Fassungen, Pins 1,2,31 und 32 dabei etwas hochgebogen
- Pins 1,30-32 sind direkt miteinander verbunden (unter Pin 30 liegt ja Vcc)
- Pin 2 ist an den freien Lötpunkt von W102 verbunden (andere 2 Pins über Widerstand verbunden)

Irgendwas kommt mir dabei spanisch - es hat aber ja funktioniert:
Die Anleitungen zur TOS Aufrüstung, die ich finde, sehen vor, daß 2 Adreßleitungen zu den EpROMs geführt werden müssen (CPU A16 & A17 = EpROMs A15 & A16). Habe ich irgendwo auf dem Manhattan-Mega ST-Board ein Kabel übersehen, das an die Pins 1 der ROM Fassungen herangeführt wird oder liegt an den ROMs im Mega das Signal A15 schon an und wird nur in den ROMs nicht benutzt? Letzteres könnte vielleicht auch die Probleme erklären, die neogain mit seiner F-TOS Geschichte hat!
Liegt am freien Pin von W102 überhaupt das A17 an?

Für die Adreßlogik wollte ich die aus der angehängten Textdatei nehmen - einen Atari ST Zeichensatz habe ich ebenfalls beigefügt, damit man sie unter Windows typischer im Editor darstellen kann, weil dort Schematiken als ASCII-Grafiken untergebracht sind!

edit: ich vergaß noch zu erwähnen: der Pin 22 (CE ?!?), der nach Anleitung(en) auch hochzubiegen ist, war natürllich beim Manhattan auch nicht hochgebogen ...

edit 2: Ich muß mich irgendwie im Manhattan verguckt haben - Text angepaßt!

[Burkhard Mankel]

Ich habe mich gestern und heute noch mal eindringlich mit der entsprechenden Schematik aus der Mega ST Schaltplanmappe befaßt! Kann es vielleicht sein daß A15 (CPU A16) im Originalzustand vielleicht schon an den ROM Fassungen anliegt (Pin 22) und durch eine mir am Manhattan nicht aufgefallene Zusatzschaltung an den evtl. unbeschaltenen Pin 1 (32er EpROMs Pin 3) umgeleitet wurde?

[neogain]

Ich habe mich gestern und heute noch mal eindringlich mit der entsprechenden Schematik aus der Mega ST Schaltplanmappe befaßt! Kann es vielleicht sein daß A15 (CPU A16) im Originalzustand vielleicht schon an den ROM Fassungen anliegt (Pin 22) und durch eine mir am Manhattan nicht aufgefallene Zusatzschaltung an den evtl. unbeschaltenen Pin 1 (32er EpROMs Pin 3) umgeleitet wurde?

Ja das ist richtig, W2 Pin 3 geht an die Flashproms an Pin 2 (beide beschalten). Jetzt habe ich auch festgestellt, dass bei meinen Flashtos Platinen bei Pin2 von den Eproms das Signal dann an W2 Pin 2 anliegt. Hier müßte aber lt. PPera das RW Signal der CPU draufgeschaltet werden. Das erklärt, warum das mit dem FTOS nicht im Mega funktioniert. 1040er und 520er funktionieren die Platinen, nur beim Mega halt nicht, da muß ich evtl das ganze Layout verändern.

[Burkhard Mankel]

Vielleicht läßt sich Dein Re-Design umgehen!

... auf seiner Seite
Other connections in Mega ST:  W3 (remains) on pos for 1M ROMs (2-3 connected). W2: remove shortcut and connect point 3 to pins 2 of Flash EPROMs. To point 2 of W2 connect inverted RW signal of CPU (this leads to OE pins of ROMs) .
W4: remove shortcut (if there was 6 chip TOS), Lower point (ROM2 signal) goes to selection logic, upper point comes from selection logic - then need to cut (desolder) pin 12 of 74LS11 , to avoid conflict.

Wenn ich das recht interpretiere, läßt Du W3 unangetastet, bei W2 muß der Widerstand raus, an den mittleren Pin kommt die R/W Leitung und an den Pin 3 verbindest Du die Flash-EpROMs Pin 2!
So sollte es dann funktionieren!

edit:

... Jetzt habe ich auch festgestellt, dass bei meinen Flashtos Platinen bei Pin2 von den Eproms das Signal dann an W2 Pin 2 anliegt. ...

Das ist nicht ganz richtig! Pin 2 vion W2 geht an /OE (Fassungen Pin 22 - EpROMs Pin 24)!

[neogain]

Vielleicht läßt sich Dein Re-Design umgehen!

... auf seiner Seite
Other connections in Mega ST:  W3 (remains) on pos for 1M ROMs (2-3 connected). W2: remove shortcut and connect point 3 to pins 2 of Flash EPROMs. To point 2 of W2 connect inverted RW signal of CPU (this leads to OE pins of ROMs) .
W4: remove shortcut (if there was 6 chip TOS), Lower point (ROM2 signal) goes to selection logic, upper point comes from selection logic - then need to cut (desolder) pin 12 of 74LS11 , to avoid conflict.

Wenn ich das recht interpretiere, läßt Du W3 unangetastet, bei W2 muß der Widerstand raus, an den mittleren Pin kommt die R/W Leitung und an den Pin 3 verbindest Du die Flash-EpROMs Pin 2!
So sollte es dann funktionieren!

edit:

... Jetzt habe ich auch festgestellt, dass bei meinen Flashtos Platinen bei Pin2 von den Eproms das Signal dann an W2 Pin 2 anliegt. ...

Das ist nicht ganz richtig! Pin 2 vion W2 geht an /OE (Fassungen Pin 22 - EpROMs Pin 24)!

Richtig, genauso hab ich das auch schon aufgebaut... ohne Erfolg. OE liegen auch an W102 Pin2 an, das hab ich auch durchgeklingelt. Also es muß eigentlich auch so funktionieren, aber trotzdem werde ich beim Bootvorgang mit 16 Bomben begrüßt.

Ich mache das jetzt folgendermaßen. ich lasse dir mal die Ftos Geschichte zukommen, und du kannst mal probieren, ob es in deinem Mega funktioniert. Ich bin weder mit der 1M noch 256k stellung weitergekommen, als mit den 16 Bomben.

Was mich nur stutzig macht ist, dass es in einem 2. 1040 STfm in 1M und in einem 520ST+ in 256k einwandfrei funktioniert. Von daher kann ich ausschließen, dass es an den erstellten Platinen hängt. Der Mega bringt mich noch zum Verzweifeln.

edit: hier muß ich noch erwähnen, dass die Platinen lötbrücken haben, für die 1m und 256k stellung. Ich habe beide Varianten an dem Mega ausprobiert, und Beide geben jjeweils an W102 Pin 2 die Verbindung zu PIN 2 an den Eproms aus. Die OE Pins werden nur direkt über die IDE Platine durch den RW Pin hergestellt. Also mein 2. Absatz ist so nicht richtig.

[Burkhard Mankel]

Oh je - das dürfte ein Problem für mich darstellen! Ich bitte Dich mit der Zusendung des F-TOS erstmal noch zu warten ...