MST4 mit PAK ...

[Lukas Frank]

Bitte sehr ...

Habe ja die Schaltpläne, prüfe nochmal ob von den GALs her da ist.

[czietz]

Nun habe ich keinen Vergleich, was eine funktionierende PAK tun würde. Aber dass es nur sieben Zugriffe auf das PAK-ROM gibt und danach wieder so viele Zugriffe auf den Mainboard-Bus (erkennbar an /AS, /LDS, /UDS), kommt mir doch sehr seltsam vor. Vielleicht kommen die Daten aus den PAK-ROMs nicht richtig bei der CPU an, weil eine Daten- oder Adressleitung unterbrochen oder kurzgeschlossen ist.

[Lukas Frank]

Was ich bisher gemessen habe ...

D0 - D31 zwischen CPU -> 541 -> ROM
D0 Mainboard CPU Sockel auf 030 CPU D16 und alles weitere bis D15 Mainboard auf 030 CPU D31
alle Adressen und Steuersignale vom Mainboard CPU Sockel auf die PAK GALs

... alles da. Widerstandstandswerte gegen VCC sowie GND im 7KOhm Bereich an allen ROM Pins gut.

Das einzige was nicht mit dem Schaltplan übereinstimmte war die Zuordnung an den 541 aber war alles da. Spielt glaube ich keine Rolle so ähnlich wie bei den MAD Leitungen beim ST Ram von de MMU ...


Ich muss ja davon ausgehen das die Platine in Ordnung ist weil auch die Lötungen gut aussehen. Die Bauteile in Ordnung sind. Die Roms liefen in einer anderen PAK. Ich suche weiter ...

[joejoe]

Meine PAK/2/3 Experience liegt schon lange zurück, finde das Thema aber immer wieder spannend und habe mir eben mal die Jumper-Doku bei Wrsonline angeschaut:
Demnach kann über Jumper 7 (ROM) festgelegt werden, wo das TOS liegt (auf dem Mainboard oder auf der PAK).
Das deutet ja darauf hin, dass ein Betrieb mit TOS unterhalb der PAK möglich wäre, sofern dort ein PAK taugliches TOS vorhanden ist.

Das gepatchte 3.06er TOS (aka PAK-TOS) könnte mit passend gestecktem Jumper also in zwei Sockel einer TOS-Card laufen, sofern diese das (doppelt??) so große 3.06 er TOS komplett adressieren kann. Ich meine, ich hätte das damals mal so probiert, hatte als TOS Card die c't-IDE TOS Karte. Kann aber auch sein, dass meine Erinnerung mich täuscht.

btw. Wie sehen denn die DTACK0 und DTACK1-Signale aus?
Entspricht der PAK-Nachbau aus Polen der neueren A-Version von WRS?

Weiterhin viel Erfolg bei deinen spannenden Auf- und Nachbauten,
Jörg

[Lukas Frank]

Die Polen PAK68/3-030 Platine entspricht der neueren Version plus eventuellen Patches. Einziger Fehler ist eine fehlende Verbindung zu den L2 Cache.

Habe den ROM Jumper auf der PAK mal auf das Mainboard ROM gesetzt. Dort sitzt ein TOS 1.04 und ich meine es müsste so ein weißer Bildschirm unter ST-Hoch kommen mit Bomben. Ist aber genau wie bei dem PAK TOS also Monitor LED wird grün (Monitor bekommt Sync) und Bildschirm bleibt schwarz ...

[joejoe]

btw. Wie sehen denn die DTACK0 und DTACK1-Signale aus?

Der Ordnung halber: die  gemeinten Signale heißen DSACK0 und DSACK1

[Lukas Frank]

Ja ...

... aber ich hatte vorher mal geschrieben das eine Umschaltung mit dem GAL P3 auf eine 68000 CPU oben auf der PAK auch nicht geht.

[Lukas Frank]

Der 16Mhz Clock und der 8Mhz Clock beides aus dem 74F86 sind da und kommen an den beiden GALs an.

Alle Steuersignale am 68000 Sockel sowie alle Adress und Daten Signale sind hochohmig also kein Kurzschluß.


Mal ein Bild der Karte ...

[Lukas Frank]

Da die ganze Sache umschaltbar auf 68000 nicht läuft habe ich mal die Signale die an das Umschaltgal gesteuert werden auf gezeichnet ...

/BG_PAK, /BR_PAK und E_PAK sind die Signale die vom mainbaord auf die PAK gehen, die mit 68K bezeichneten gehen auf die 68000 CPU die man oben auf die PAK stecken kann.

Die Umschaltsignale am GAL P3 gehen an die Pins 9,12,11,19,13,4 und zwei weitere, somit müsste das GAL PUK3_A das richtige sein.


Bei E ist ein Takt und /BG und /BR sind beide High. PUK GAL nicht bestückt und J5 und J6 gesetzt. Die Ausreißer bei dem 8Mhz und 16Mhz Clock bei der zu geringen Abtastrate vom LA begründet ...