Bei 16Stk. 8bit breite SRAM Bausteine muss man doch eine Art Bankswitching machen, oder nicht ?
Da hatten sich neue Antworten mit meiner Antwort überschnitten.
Soldergirl hatte den Einsatz von 128KByte*8 SRAM vorgeschlagen.
Das war ja genau meine damalige Lösung, allerdings in DIP32 je vier SRAMs huckepack übereinander gelötet und mit einem zusätzlichen Sockel oben drauf für die ROMs.
/WR und /CS müssen dabei abgewinkelt werden (/WR zumindest in der untersten Lage)
/WR wird dann über alle SRAMS durchverbunden
/CS je Lage
/OE für die ROMs entsprechend
In einem der originalen Decoder GALs (keine Ahnung welches es war) wird das Rom-Select Signal durch /OE0../OE3 (Ausgänge zu den vier Sockeln) ersetzt, und mit den bereits an diesem GAL anliegenden /DS0 und /DS1 in passender Logik erzeugt. Diese vier Signale gehen dann jeweils an alle Chips eines (ehemaligen) ROM-Sockels.
/DSACK0 und /DSACK1 müssen korrekt erzeugt werden.
Das ist wichtig, denn nur weil FastRAM üblicherweise 32bittig angelegt ist, erfolgen die Zugriffe natürlich auch je nach Befehl gegebenenfalls auch mal nur 8- oder 16-bittig. Das ist insbesondere bei Schreibzugriffen wichtig!
Einfach /DSACK0 und /DSACK1 (über Dioden) zu verbinden funktioniert nur bei Longword Schreibzugriffen!
Um die vier Lagen = Adressbänke ansprechen zu können sind dann noch vier passende Adressen gemeinsam mit A24 an ein auf das original vorhanden GAL huckepack aufgesetztes GAL geführt udn mit einer simplen Logic werden hier die /CS -Signale für das TT-kompatible FAstRAM erzeugt.
Das alles läßt sich reversibel mit jeder PAK/2 mit wenig Aufwand testen, um 'mal einen EIndruck vom Nutzen von Fast(S)RAM zu erhalten.
PALASM-Virtuosen haben damit alle Informationen zur HAnd, selbst wenn ich meine alten Quellen nicht wiederfinden sollte.