Magnum TT mit IDE Schnittstelle

[pakman]

Gibt es ein Programm mit dem man den Burstmodus auf der Magnum mal testen könnte?
Wieviel Tempo bringt das im waren leben?

Um den Burstmodus zu testen, müsste man eine Magnum TT mal hardwaremässig auf Burst-Modus umrüsten. Dazu braucht es aber ein CPLD mit ein paar mehr Pins..
An Tempo würde ich vielleicht 15% mehr erwarten..

[Arne]

Die Magnum TT kann per Design definitiv keinen Burst-Modus!

Hmmm... ich bin einfach davon ausgegangen, dass die Magnum TT als letzte Inkarnation einer FastRAM-Karte automatisch den /STERM Burst kann. Sonst hätten sie sich ohne nicht auf den Markt getraut. 

Einschränkung: Der 68030 geht dann immer von einem 32-Bit-Port aus, ist aber beim RAM gegeben.

Also, wenn gilt: A1 = A0 = SIZ0 = SIZ1 = GND?

Vorteil: Mit STERM kann der Buszyklus prinzipiell um 1 CLK kürzer ausfallen, als mit DSACK (spielt aber hier beim DRAM keine Rolle)

Du meinst den sync. /DSACK Modus im Vergleich zu /STERM Burst?

In o.g. Buch steht weiter auf S.311:
"Der Burst-Modus arbeitet immer in Verbindung mit den beiden internen Caches."
In seinen Timingdiagrammen zum /STERM-Burst ist /CBREQ auch immer low.

Thanx für die Erläuterungen!

Gruß, Arne

[pakman]

Einschränkung: Der 68030 geht dann immer von einem 32-Bit-Port aus, ist aber beim RAM gegeben.

Also, wenn gilt: A1 = A0 = SIZ0 = SIZ1 = GND?

Nein, nicht nur dann. Unabhängig davon, wieviel Bytes und ab wo der 68030 lesen will: Wenn der Buszyklus in einer "cacheable region" mit STERM beendet wird, liest die CPU immer alle 32 Bit (die volle Busbreite) ein, auch wenn A1/0 und SIZ1/0 signalisieren, dass genau jetzt vielleicht nur ein Byte gebraucht wird. Aber es gelangen alle 4 Bytes in den Cache!

Vorteil: Mit STERM kann der Buszyklus prinzipiell um 1 CLK kürzer ausfallen, als mit DSACK (spielt aber hier beim DRAM keine Rolle)

Du meinst den sync. /DSACK Modus im Vergleich zu /STERM Burst?

/DSACK ist der asynchrone Modus.
/STERM ist synchron, egal ob mit oder ohne Burst.
Auch ein STERM-Zyklus ohne Burst und ohne Waitstates ist einen CLK-Zyklus kürzer als ein DSACK-Zyklus ohne Waitstate.

[Arne]

Wenn der Buszyklus in einer "cacheable region" mit STERM beendet wird, liest die CPU immer alle 32 Bit (die volle Busbreite) ein(...)

"cacheable region" wird durch Einstellung der PMMU bestimmt?
In dem Fall setzt der 030 /CBREQ?
Wenn z.B. ein Bytelesezugriff auf $01000001 stattfindet, dann liest die CPU das Langwort ab $01000000 ein und nicht $01000001-01000004?

Vorteil: Mit STERM kann der Buszyklus prinzipiell um 1 CLK kürzer ausfallen, als mit DSACK (spielt aber hier beim DRAM keine Rolle)

Es bleibt also dem Device überlassen, ob es bei Lesezugriffen mit /DSACKx oder /STERM antwortet?
Der 030 ist in jedem Fall bereit bei Lesezugriffen auf das TT-RAM mit beidem klar zu kommen?

Du meinst den sync. /DSACK Modus im Vergleich zu /STERM Burst?

/DSACK ist der asynchrone Modus.

Missverständniss: Werner Hilf redet in "Mikroprozessoren für 32bit Systeme - Band 1" von:
"Synchroner Lese-/Schreibzyklus des MC68020/30/332 mit /DSACKx"
"Asynchroner Lese-/Schreibzyklus des MC68020/30/332 mit /DSACKx"
"Synchroner Lese-/Schreibzyklus des MC68030 /STERM"

Wobei mir gerade auffällt, dass mir ein /STERM Schreibzugriff gar nicht bewusst war...

Frage: /STERM vom Device heisst nicht automatisch, dass ein 4-Langwort Burst vom 030 erwartet wird?
Einen Schreibburst gibt es beim 030 nicht?

[Arne]

Kurze Ergänzung. Die MightyMic32B kann wohl /STERM Burst mit FPM:

[pakman]

Fragen über Fragen, ich komme gar nicht nach..

> "cacheable region" wird durch Einstellung der PMMU bestimmt?
Ja, und zusätzlich hört die CPU auf das Signal "cache inhibit in", mit dem ein Addressdekoder sagen kann, was nicht gecached werden soll

> In dem Fall setzt der 030 /CBREQ?
Ja

> Es bleibt also dem Device überlassen, ob es bei Lesezugriffen mit /DSACKx oder /STERM antwortet?
Ja. Und auch, ob per Burst oder nicht..

> Der 030 ist in jedem Fall bereit bei Lesezugriffen auf das TT-RAM mit beidem klar zu kommen?
Ja. Und auch bei Schreibzugriffen..

> /STERM vom Device heisst nicht automatisch, dass ein 4-Langwort Burst vom 030 erwartet wird?
So ist es. Der 68030 bietet Burst an, und nur wenn das Device darauf eingeht, findet der Burst statt.
Sonst eben 4 einzelne Langwort-Zugriffe..

> Einen Schreibburst gibt es beim 030 nicht?
Gibt es nicht.

Hier kannst Du das alles im Detail nachlesen (Vorsicht: 22MByte, 600 Seiten) :
http://www.nxp.com/files/32bit/doc/ref_manual/MC68030UM.pdf

[Arthur]

Hier auch interessante Lektüre zum Thema.

[Arne]

Da /DSACKx leider nicht auf der VG-Leiste anliegt, wird es von einer anderen onboard-Komponente des TT erzeugt. Ergo muss das Timing starr sein. Dieses Timing wollte ich mir vorhin ansehen und habe mir gedacht, dass ich dazu auf A24 = 1 trigger, da dann der Adressraum des TT-RAM angesprochen wird. Leider klappt das wohl nicht, da im Bereich $FFxxxxxx der ST Adressraum gespiegelt ist 

Weiss jemand, in welchem Zustand (Halbzyklen S0-S5 aus dem Motorola UM) der TT im Lese- bzw. Schreibzyklus /DSACKx aktiviert?

[tuxie]

Kurzer Status bericht.. wir haben aktuell den IDE Teil in eine Platine gepackt und Prototypen bestellt, Ergebnisse gibt es dann wenn wir soweit sind. Im nächsten Schritt wird dann der RAM Teil abgearbeitet und wenn alles soweit Funktioniert werden beide zu einer Karte zusammengefasst.

[Gaga]

Update:

- Platinen der Prototypen der IDE Karte sind gefertigt und auf dem Weg zu mir
- Platinen der Prototypen der FRAK sind bestellt
- Bauteilebesorgung läuft an

Wie gesagt, sollen IDE und FRAK zunächst einmal getrennt aufgebaut werden. Wenn beides läuft, komt alles auf eine Karte. So der Plan.

[Arthur]

Update:

- Platinen der Prototypen der IDE Karte sind gefertigt und auf dem Weg zu mir
- Platinen der Prototypen der FRAK sind bestellt
- Bauteilebesorgung läuft an

Wie gesagt, sollen IDE und FRAK zunächst einmal getrennt aufgebaut werden. Wenn beides läuft, komt alles auf eine Karte. So der Plan.

Hallo Gaga, hört sich gut an. Bin da gerade nicht so drin... Die Frak geht im TT dann ohne PAK?

[Gaga]

Mit FRAK ist im Prinzip eine MagnumTT gemeint, aber mit Burst Mode. Wir haben uns nun doch für die PS/2 Variante entschieden. Es ist so konstruiert, dass die Karte auf den TT Erweiterungsslot nahe des Netzteils gesteckt wird, wie man es von anderen FastRAM Karten kennt. Also ohne PAK. Die FRAK und die IDE Karte sollen dann im zweiten Schritt miteinander kombiniert werden, so dass man nur eine Karte mit beiden Features zusammen für den TT hat: wahrscheinlich bis zu 256MB FastRAM sowie einen oder zwei IDE-Ports, alles auf Speed getrimmt. Der VME Bus wird nicht genutzt und bleibt für andere Erweiterungen frei. Man darf gespannt sein, was noch so alles kommt ... 

[Arthur]

Klasse, ich drück die Daumen.

[tuxie]

FRAK = FastRAmKarte

Und ja muß mir nur noch eine CPLD Programmiergerät besorgen

[1ST1]

Freue mich schon! 2 Stück 128 MB PS/2 SIMMs (die zuvor in einem Amiga 4000 liefen) hab ich schon da.

[dbsys]

Tolle Nachrichten.

Mein TT braucht unbedingt solch eine Magnum TT mit IDE Schnittstelle!

[tuxie]

Gut ist das sie mehr kann als eine Magnum wir werden berichten

[guest3015]

Yes please - I'm down for one. Take my money!!

[guest3587]

Ich möchte auch ein! (Entschuldigung mein Deutsch)

[tuxie]

This card is still in working process, we should receive the prototype cards in the next few weeks.