atari-home.de - Foren
Hardware => Hardware (Classic 16-/32-Bit) => Thema gestartet von: Lukas Frank am Mo 22.07.2019, 19:09:27
-
Ich habe hier ein Mega STE Mainboard ohne TOS, Ram, SCC, Cache und keinerlei Steuer PAL/GAL Bausteine.
Ich dachte mir um zu prüfen ob die MMU/GLUE noch in Ordnung ist das Board über ein Testmodul und Nullmodemkabel zu schauen ob da etwas kommt über Modem1.
BERR = U6 Pin23 -> U6 Pin4
DTACK = U6 Pin9 -> U6 Pin16
AS = U3 Pin4 -> U3 Pin22
LDS = U2 Pin6 -> U3 Pin20
UDS = U2 Pin5 -> U3 Pin19
RW = U3 Pin2 -> U3 Pin21
CLK = U12 Pin4 -> U12 Pin19 (8 Mhz)
Das U1 (F244) wurde entlötet. Um die Steuer GALs zu umgehen habe ich die Signale aus der Liste oben verbunden.
An der CPU ist Reset und Halt high und der Clock von 8Mhz ist da.
Leider funktioniert es nicht und es kommt nichts über die Serielle Schnittstelle. Habe ich etwas übersehen?
-
Wenn ich das Mainboard rund um die CPU so verdrahte wie bei einem kleinen STE müsste es doch gehen, oder?
-
Wozu hätte ATARI das GAL/PAL einlöten sollen, wenn es auch ohne geht?
-
Da ich keine habe möchte ich das Mega STE Board fest mit 8Mhz ohne Cache laufen lassen ...
-
Da ich keine habe möchte ich das Mega STE Board fest mit 8Mhz ohne Cache laufen lassen ...
Die Gleichungen sind soweit ich mich erinnere doch bekannt, oder? Wo ist das Problem?
-
Da fehlen einige und dazu kommt noch das nur die Quelltexte da sind und keine JED Dateien. Von den drei Bussteuer 22V10 ist nur einer da meine ich. JEDI den ich nutzen kann arbeitet nicht mit Klammern. Die müsste man erst auflösen und die Gleichungen umstellen.
-
C301899-001 = PAL16R4 (SCC-Chip) (UA3) /Quelltext vorhanden
C301901-001 = PAL20L8 (Bussteuerung) (UA2) /JED ist vorhanden
C301903-001 = PAL16L8 (FPU Chipselect) (UB1) /JED ist vorhanden
C301904-001 = GAL22V10 (Bussteuerung) (U6)
C301905-001 = PAL16L8 (Cache) (U12) /Quelltext vorhanden
C301906-001 = GAL22V10 (Bussteuerung) (U3)
C301907-001 = PAL16R4B (Cache) (U2) /Quelltext vorhanden
C301908-001 = PAL16L8A (VME BUS) (U904) /Quelltext vorhanden
C301900-002 = PAL16L8 (VME BUS) (U903)
C301909-001 = PAL20L8 (Blitter-Chip) (U407) /Quelltext vorhanden
C301898-001 = GAL22V10 (U11) /Quelltext vorhanden
Da sind noch zwei weitere JED Dateien die aber glaube ich nichts mit dem MSTE zu tun haben und zwar Mode_HD und Mode_26.
Es fehlen C301904, C301906 und C301900
Hier ein Beispiel. Zum Erzeugen der JED Dateien mit JEDI müssen die Klammern aufgelöst werden. Das kann ich nicht weil zu doof dazu ...
---
PART NUMBER: C301898©001
DEVICE: GAL 22V10©15
LOCATION: U011
CHECKSUM: $ADD4
TITLE: SYSTEM CONTROL (SYSCTL)
PIN NAME PIN NAME
1 CLK 13 XLDS
2 XIO 14 D0
3 X8E2X 15 D1
4 BGACK 16 CLOE
5 BGO 17 CTRST
6 XAS 18 RDT
7 RXW 19 RBG
8 NC 20 BFROE
9 NC 21 XDTACK
10 NC 22 CLK8SEL_L
11 RST 23 CACHE_EN_L
12 GND 24 VCC
JSTRING C8S 'CLK8SEL_L'
STRING CE 'CACHE_EN_L'
CE = C8S * /CE * XLDS * RST
+ /XIO * /X8E2X * /XAS * RXW * C8S * /CE * RST
+ /(/XIO * /X8E2X * /XAS) * C8S * /CE * RST
+ /XIO * /X8E2X * /XAS * /RXW * /XLDS * D0 * RST
C8S = RXW * C8S * RST
+ /(/XIO * /X8E2X * /XAS) * C8S * RST
+ XLDS * C8S * RST
+ D1 * /XIO * /X8E2X * /XAS * /RXW * XLDS * RST
D0 = /CE
D1 = C8S
RBG = BGO + /RST
D0.TRST = RXW * /XIO * /X8E2X * /XAS
D1.TRST = RXW * /XIO * /X8E2X * /XAS
XDTACK = /(/XIO * /X8E2X * /XAS)
XDTACK.TRST = /XIO * /X8E2X * /XAS
/BFROE = /C8S * BGACK
CLOE = C8S * BGACK
CTRST = BGACK * RST
RDT = XDTACK
---
-
Da sind noch zwei weitere JED Dateien die aber glaube ich nichts mit dem MSTE zu tun haben und zwar Mode_HD und Mode_26.
Mode_HD sagt mir was, muss man nicht bei frühen TT oder Mega-STE für HD-Floppys ein GAL einsetzen/austauschen?
-
Da sind noch zwei weitere JED Dateien die aber glaube ich nichts mit dem MSTE zu tun haben und zwar Mode_HD und Mode_26.
Mode_HD sagt mir was, muss man nicht bei frühen TT oder Mega-STE für HD-Floppys ein GAL einsetzen/austauschen?
Nein das ist UA02 ...
Mode 26 ist wohl irgendwas für TOS 2.06 also nicht MSTE.
Spielt aber keine Rolle da drei Sachen fehlen beim Mega STE ...
-
Ich glaube das müsste so sein . Kann das mal jemand cross checken?
chip C301898©001 GAL22V10
CLK XIO X8E2X BGACK BGO XAS RXW NC NC NC RST GND
XLDS D0 D1 CLOE CTRST RDT RBG BFROE XDTACK C8S CE VCC
@ues 53595343544c
equations
CE = C8S * /CE * XLDS * RST
+ /XIO * /X8E2X * /XAS * RXW * C8S * /CE * RST
+ XDTACK * C8S * /CE * RST
+ /XIO * /X8E2X * /XAS * /RXW * /XLDS * D0 * RST
C8S = RXW * C8S * RST
+ XDTACK * C8S * RST
+ XLDS * C8S * RST
+ D1 * /XIO * /X8E2X * /XAS * /RXW * XLDS * RST
D0 = /CE
D1 = C8S
RBG = BGO + /RST
D0.TRST = RXW * /XIO * /X8E2X * /XAS
D1.TRST = RXW * /XIO * /X8E2X * /XAS
XDTACK = XIO + X8E2X + XAS
XDTACK.TRST = /XIO * /X8E2X * /XAS
/BFROE = /C8S * BGACK
CLOE = C8S * BGACK
CTRST = BGACK * RST
RDT = XDTACK
-
Habe mal ein JEDI LCI gebaut ...
-------
Atari MSTE: Chip C301898©001 GAL22V10
___ ___
| \/ |
CLK |1 24| VCC
XIO |2 23| CE
X8E2X |3 22| C8S
BGACK |4 21| XDTACK
BGO |5 20| BFROE
XAS |6 19| RBG
RXW |7 18| RDT
NC |8 17| CTRST
NC |9 16| CLOE
NC |10 15| D1
RST |11 14| D0
GND |12 13| XLDS
|________|
%ID
C301898-001
%TYP
GAL22V10
%PINS
CLK XIO X8E2X BGACK BGO XAS RXW NC NC NC RST
XLDS D0 D1 CLOE CTRST RDT RBG BFROE XDTACK C8S CE
%LOGIC
CE = C8S * /CE * XLDS * RST
+ /XIO * /X8E2X * /XAS * RXW * C8S * /CE * RST
+ XDTACK * C8S * /CE * RST
+ /XIO * /X8E2X * /XAS * /RXW * /XLDS * D0 * RST
C8S = RXW * C8S * RST
+ XDTACK * C8S * RST
+ XLDS * C8S * RST
+ D1 * /XIO * /X8E2X * /XAS * /RXW * XLDS * RST
D0 = /CE
D1 = C8S
RBG = BGO + /RST
D0.TRST = RXW * /XIO * /X8E2X * /XAS
D1.TRST = RXW * /XIO * /X8E2X * /XAS
XDTACK = XIO + X8E2X + XAS
XDTACK.TRST = /XIO * /X8E2X * /XAS
/BFROE = /C8S * BGACK
CLOE = C8S * BGACK
CTRST = BGACK * RST
RDT = XDTACK
%END
-------
JEDI merkert natürlich Error Zeile 33: Unbekannter Operator: C
Da steht aber kein C sondern C8S ...
-
Hallo Frank,
Versuch auch mal C8S zu aendern in CES.
MFG-
Guus
-
das gleiche ...
Eventuell ; oder ein Operator vergessen
-
Zitat von Frank als Schreibmaschine
Habe mal ein JEDI LCI gebaut ...
-------
Atari MSTE: Chip C301898©001 GAL22V10
___ ___
| \/ |
CLK |1 24| VCC
XIO |2 23| CE
X8E2X |3 22| C8S
BGACK |4 21| XDTACK
BGO |5 20| BFROE
XAS |6 19| RBG
RXW |7 18| RDT
NC |8 17| CTRST
NC |9 16| CLOE
NC |10 15| D1
RST |11 14| D0
GND |12 13| XLDS
|________|
%ID
C301898-001
%TYP
GAL22V10
%PINS
CLK XIO X8E2X BGACK BGO XAS RXW NC NC NC RST
XLDS D0 D1 CLOE CTRST RDT RBG BFROE XDTACK C8S CE
%LOGIC
CE = C8S * /CE * XLDS * RST
+ /XIO * /X8E2X * /XAS * RXW * C8S * /CE * RST
+ XDTACK * C8S * /CE * RST
+ /XIO * /X8E2X * /XAS * /RXW * /XLDS * D0 * RST
C8S = RXW * C8S * RST
+ XDTACK * C8S * RST
+ XLDS * C8S * RST
+ D1 * /XIO * /X8E2X * /XAS * /RXW * XLDS * RST
D0 = /CE
D1 = C8S
RBG = BGO + /RST
D0.TRST = RXW * /XIO * /X8E2X * /XAS
D1.TRST = RXW * /XIO * /X8E2X * /XAS
XDTACK = XIO + X8E2X + XAS
XDTACK.TRST = /XIO * /X8E2X * /XAS
/BFROE = /C8S * BGACK
CLOE = C8S * BGACK
CTRST = BGACK * RST
RDT = XDTACK
%END
-------
JEDI merkert natürlich Error Zeile 33: Unbekannter Operator: C
Da steht aber kein C sondern C8S ...
-
Hallo Frank,
Da denke Ich das indertat einige ; Zeichen fehlen.
CE = C8S * /CE * XLDS * RST
+ /XIO * /X8E2X * /XAS * RXW * C8S * /CE * RST
+ XDTACK * C8S * /CE * RST
+ /XIO * /X8E2X * /XAS * /RXW * /XLDS * D0 * RST ;
C8S RXW............ ;
Und so weiter bai alle andere Signale.
N.B. Ich bin aber auch bestimmt kein Experte, hab aber etwas damit "Gestolpert"
MFG/
Guus
-
Opal akzeptiert meine Gleichungen. So habe ich auch des jedec File generiert.
-
Opal akzeptiert meine Gleichungen. So habe ich auch des jedec File generiert.
Ja dann her damit. Lässt mich hier Bluten ...
-
Hallo Frank,
Da denke Ich das indertat einige ; Zeichen fehlen.
CE = C8S * /CE * XLDS * RST
+ /XIO * /X8E2X * /XAS * RXW * C8S * /CE * RST
+ XDTACK * C8S * /CE * RST
+ /XIO * /X8E2X * /XAS * /RXW * /XLDS * D0 * RST ;
C8S RXW............ ;
Und so weiter bai alle andere Signale.
N.B. Ich bin aber auch bestimmt kein Experte, hab aber etwas damit "Gestolpert"
MFG/
Guus
Hallo Guus, ja Super das mit dem fehlenden ; war das Problem. JEDI erzeugt jetzt ein JED. Sehr schön ...
-
@Idek Tramielski ... ist zwar ein wenig unverschämt aber kannst du mir aus den anderen GAL Quellen auch die Klammern auskürzen wenn du etwas Zeit kannst?
Oder erkläre mir für einen aus der vierten Klasse wie ich das selber machen kann.
Damit der MSTE wieder läuft fehlen halt noch die drei fehlenden GALs aber besser als nichts ...
-
Kann ich bei Gelegenheit machen.
Das Zauberwort heißt DeMorgan.
Hier etwas zum Einlesen (gibts vermutlich auch in Teutonisch) ;D
https://brilliant.org/wiki/de-morgans-laws/
https://www.electronics-tutorials.ws/boolean/demorgan.html
-
Sind nur noch zwei mit Klammern ...
PART NUMBER: C301905©001
DEVICE: PAL 16L8©15
LOCATION: U012
CHECKSUM: $5297
TITLE: CACHE CONTROL LOGIC AND PROCESSOR CLOCK MUX (CCTL)
îPIN NAME PIN NAMEï
1 A23 11 RW
2 A22 12 CLK16B
3 CLK16 13 CLK8SEL_L
4 CLK8 14 LWE
5 A21 15 UWE
6 MATCH 16 XDTACK
7 A20 17 CAV
8 LDS 18 CTWE
9 UDS 19 CLK
10 GND 20 VCC
STRING C8S 'CLK8SEL_L'
/LWE = (/UDS * /LDS * /XDTACK + /UDS * LDS * /XDTACK * RW
+ UDS * /LDS * /XDTACK * MATCH + UDS * /LDS * /XDTACK * RW)
* /CAV * C8S
/UDE = (/UDS * /LDS * /XDTACK +/UDS * LDS * /XDTACK * RW
+ /UDS * LDS * /XDTACK * MATCH + UDS * /LDS * /XDTACK * RW)
* /CAV * C8S
/CTWE = (/UDS * /LDS * /XDTACK + /UDS * LDS * /XDTACK * RW
+ UDS * /LDS * /XDTACK * RW) * /CAV * C8S
CLK = /C8S * CLK8 + C8S * CLK16
CLK16B = /CLK16
CAV = A23 * A22 * /A21 + A23 * A21 * A20 + A32 * /A22 * A21
-------
PART NUMBER: C301907©001
DEVICE: PAL 16R4©15
LOCATION: U002
CHECKSUM: $3A35
TITLE: STROBE LATCH / MISC GLUE (RSTBS)
îPIN NAME PIN NAMEï
1 CLK 11 EN
2 XAS 12 NOMATCH
3 CTRIN 13 CTROUT
4 RW 14 RLDS
5 UDS 15 RUDS
6 LDS 16 RRW
7 AS 17 RAS
8 CACHE_EN 18 BG0
9 BGI 19 BERR
10 GND 20 VCC
RLDS = LSD
RUDS = UDS
RAS = AS
RRW = RW
NOMATCH = /CACHE_EN
NOMATCH.TRST = CACHE_EN
/BGO = (/RW * /AS * /XAS + /RUDS * /RW * /AS
+ /RW * RUDS * /RLDS * /AS + AS) * /BGI
CTROUT = CTRIN * /CACHE_EN * BERR
-------
-
PART NUMBER: C301905©001
DEVICE: PAL 16L8©15
LOCATION: U012
CHECKSUM: $5297
TITLE: CACHE CONTROL LOGIC AND PROCESSOR CLOCK MUX (CCTL)
îPIN NAME PIN NAMEï
1 A23 11 RW
2 A22 12 CLK16B
3 CLK16 13 CLK8SEL_L
4 CLK8 14 LWE
5 A21 15 UWE
6 MATCH 16 XDTACK
7 A20 17 CAV
8 LDS 18 CTWE
9 UDS 19 CLK
10 GND 20 VCC
STRING C8S 'CLK8SEL_L'
/LWE = /UDS * /LDS * /XDTACK * /CAV * C8S
+ /UDS * LDS * /XDTACK * RW * /CAV * C8S
+ UDS * /LDS * /XDTACK * MATCH * /CAV * C8S
+ UDS * /LDS * /XDTACK * RW * /CAV * C8S
/UDE = /UDS * /LDS * /XDTACK * /CAV * C8S
+ /UDS * LDS * /XDTACK * RW * /CAV * C8S
+ /UDS * LDS * /XDTACK * MATCH * /CAV * C8S
+ UDS * /LDS * /XDTACK * RW * /CAV * C8S
/CTWE = /UDS * /LDS * /XDTACK * /CAV * C8S
+ /UDS * LDS * /XDTACK * RW * /CAV * C8S
+ UDS * /LDS * /XDTACK * RW * /CAV * C8S
CLK = /C8S * CLK8 + C8S * CLK16
CLK16B = /CLK16
CAV = A23 * A22 * /A21 + A23 * A21 * A20 + A32 * /A22 * A21
-
PART NUMBER: C301907©001
DEVICE: PAL 16R4©15
LOCATION: U002
CHECKSUM: $3A35
TITLE: STROBE LATCH / MISC GLUE (RSTBS)
îPIN NAME PIN NAMEï
1 CLK 11 EN
2 XAS 12 NOMATCH
3 CTRIN 13 CTROUT
4 RW 14 RLDS
5 UDS 15 RUDS
6 LDS 16 RRW
7 AS 17 RAS
8 CACHE_EN 18 BG0
9 BGI 19 BERR
10 GND 20 VCC
RLDS = LSD
RUDS = UDS
RAS = AS
RRW = RW
NOMATCH = /CACHE_EN
NOMATCH.TRST = CACHE_EN
/BGO = /RW * /AS * /XAS * /BGI
+ /RUDS * /RW * /AS * /BGI
+ /RW * RUDS * /RLDS * /AS * /BGI
+ AS * /BGI
CTROUT = CTRIN * /CACHE_EN * BERR
Nur ausmultipliziert. Keinerlei Minimierung durchgeführt.
-
Vielen Dank ...
Fraglich ist noch ob die Sachen da im original für unterschiedliche PAL Bausteine entworfen mit normalen GALs 16V8 gehen ???
Ich lasse mal mit JEDI die JED Dateien bauen und nehme mal meinen Mega STE auseinander und Teste die ganzen GALs ...
-
Ich konnte mit JEDI von allen Quellen die JED Dateien bauen lassen ausser C301905 und C301909
------- 905 ---
ATARI MEGA STE C301905-001
LOCATION U012
CHECKSUM $5297
TITLE CACHE CONTROL LOGIC AND PROCESSOR CLOCK MUX (CCTL)
___ ___
| \/ |
A23 |1 20| VCC
A22 |2 19| CLK
CLK16 |3 18| CTWE
CLK8 |4 17| CAV
A21 |5 16| XDTACK
MATCH |6 15| UWE
A20 |7 14| LWE
LDS |8 13| CLK8SEL_L
UDS |9 12| CLK16B
GND |10 11| RW
|________|
%ID
C301903
%TYP
GAL16V8A
%PINS
A23 A22 CLK16 CLK8 A21 MATCH A20 LDS UDS
RW CLK16B CLK8SEL_L LWE UWE XDTACK CAV CTWE CLK
%LOGIC
C8S = CLK8SEL_L;
/LWE = /UDS * /LDS * /XDTACK * /CAV * C8S
+ /UDS * LDS * /XDTACK * RW * /CAV * C8S
+ UDS * /LDS * /XDTACK * MATCH * /CAV * C8S
+ UDS * /LDS * /XDTACK * RW * /CAV * C8S;
/UDE = /UDS * /LDS * /XDTACK * /CAV * C8S
+ /UDS * LDS * /XDTACK * RW * /CAV * C8S
+ /UDS * LDS * /XDTACK * MATCH * /CAV * C8S
+ UDS * /LDS * /XDTACK * RW * /CAV * C8S;
/CTWE = /UDS * /LDS * /XDTACK * /CAV * C8S
+ /UDS * LDS * /XDTACK * RW * /CAV * C8S
+ UDS * /LDS * /XDTACK * RW * /CAV * C8S;
CLK = /C8S * CLK8 + C8S * CLK16;
CLK16B = /CLK16;
CAV = A23 * A22 * /A21 + A23 * A21 * A20 + A32 * /A22 * A21;
%END
------- error ---
Error A:\C301905\C301905.LCI 29: 'C8S' ist kein Ausgang!
------- 909 ---
ATARI MSTE: CHIP C301909�001
GAL22V10
U407 / CLOCK CONTROL (CLKCTL16)
___ ___
| \/ |
CLK16 |1 24| VCC
X86OE |2 23| CLK2
XIO |3 22| SCLK
XLDS |4 21| D0
XAS |5 20| D1
RXW |6 19| XVPA
XRESET |7 18| FCCSEL
XFCODXX |8 17| CLK2A
NC |9 16| XDTACK
NC |10 15| FCCLK
NC |11 14| FDDS
GND |12 13| NC
|________|
%ID
C301909-001
%TYP
GAL22V10
%PINS
CLK16 X86OE XIO XLDS XAS RXW XRESET XFCODXX NC NC NC
NC FDDS FCCLK XDTACK CLK2A FCCSEL XVPA D1 D0 SCLK CLK2
%LOGIC
SCLK = /SCLK;
CLK2A = SCLK * CLK2A + /SCLK * /CLK2A;
CLK2 = /CLK2 * CLK2A * SCLK + CLK2 * /CLK2A * /SCLK
+ CLK2 * /CLK2A * SCLK + CLK2 * CLK2A * /SCLK;
FDDS = FDDS * RXW + FDDS * XLDS + FDDS * XIO + FDDS * X86OE
+ D1 * /RXW * /XLDS * /XIO * /X86OE;
D1 = FDDS;
FCCSEL = FCCSEL * RXW + FCCSEL * XLDS + FCCSEL * XIO
+ FCCSEL * X86OE + FCCSEL * SCLK
+ D0 * /RXW * /XLDS * /XIO * /X86OE * /SCLK;
D0 = FCCSEL;
FCCLK = FCCSEL * CLK16 + /FCCSEL * SCLK;
D1.TRST = /X86OE * /XIO * /XLDS * RXW;
D0.TRST = /X86OE * /XIO * /XLDS * RXW;
GLOBAL.RSTF = /XRESET;
/XVPA = /XAS;
XVPA.TRST = /XIO * /XFCODXX * /XAS;
/XDTACK = /XAS;
XDTACK.TRST = /X86OE * /XIO * /XAS;
%END
------- error ---
Error A:\C301909\C301909.LCI 56: 'XRESET' ist kein Ausgang!
Hat jemand eine Idee wo das Problem liegt ?
-
versuchs mal so:
------- 905 ---
ATARI MEGA STE C301905-001
LOCATION U012
CHECKSUM $5297
TITLE CACHE CONTROL LOGIC AND PROCESSOR CLOCK MUX (CCTL)
___ ___
| \/ |
A23 |1 20| VCC
A22 |2 19| CLK
CLK16 |3 18| CTWE
CLK8 |4 17| CAV
A21 |5 16| XDTACK
MATCH |6 15| UWE
A20 |7 14| LWE
LDS |8 13| C8S
UDS |9 12| CLK16B
GND |10 11| RW
|________|
%ID
C301903
%TYP
GAL16V8A
%PINS
A23 A22 CLK16 CLK8 A21 MATCH A20 LDS UDS
RW CLK16B C8S LWE UWE XDTACK CAV CTWE CLK
%LOGIC
/LWE = /UDS * /LDS * /XDTACK * /CAV * C8S
+ /UDS * LDS * /XDTACK * RW * /CAV * C8S
+ UDS * /LDS * /XDTACK * MATCH * /CAV * C8S
+ UDS * /LDS * /XDTACK * RW * /CAV * C8S;
/UDE = /UDS * /LDS * /XDTACK * /CAV * C8S
+ /UDS * LDS * /XDTACK * RW * /CAV * C8S
+ /UDS * LDS * /XDTACK * MATCH * /CAV * C8S
+ UDS * /LDS * /XDTACK * RW * /CAV * C8S;
/CTWE = /UDS * /LDS * /XDTACK * /CAV * C8S
+ /UDS * LDS * /XDTACK * RW * /CAV * C8S
+ UDS * /LDS * /XDTACK * RW * /CAV * C8S;
CLK = /C8S * CLK8 + C8S * CLK16;
CLK16B = /CLK16;
CAV = A23 * A22 * /A21 + A23 * A21 * A20 + A32 * /A22 * A21;
%END
-
Ja Danke das ging natürlich ...
Zwei Fehler bereinigt und zwar "LDE" soll wohl "LWE" sein und "A32" soll wohl "A23" sein ...
-
Bei der 909 kommt ja GLOBAL.RSTF nirgendwo vor !?!
Ein XRESET = /XRESET ist natürlich Blödsinn und geht auch nicht.
XRESET am GAL soll doch ein Eingang sein, oder?
-
Gibt es da auch einen Link zu den Quellen?
C301899-001 = PAL16R4 (SCC-Chip) (UA3) /Quelltext vorhanden
C301901-001 = PAL20L8 (Bussteuerung) (UA2) /JED ist vorhanden
C301903-001 = PAL16L8 (FPU Chipselect) (UB1) /JED ist vorhanden
C301904-001 = GAL22V10 (Bussteuerung) (U6)
C301905-001 = PAL16L8 (Cache) (U12) /Quelltext vorhanden
C301906-001 = GAL22V10 (Bussteuerung) (U3)
C301907-001 = PAL16R4B (Cache) (U2) /Quelltext vorhanden
C301908-001 = PAL16L8A (VME BUS) (U904) /Quelltext vorhanden
C301900-002 = PAL16L8 (VME BUS) (U903)
C301909-001 = PAL20L8 (Blitter-Chip) (U407) /Quelltext vorhanden
C301898-001 = GAL22V10 (U11) /Quelltext vorhanden
Da sind noch zwei weitere JED Dateien die aber glaube ich nichts mit dem MSTE zu tun haben und zwar Mode_HD und Mode_26.
-
Atari HQ CD ...
-> https://docs.dev-docs.org
-
Atari HQ CD ...
-> https://docs.dev-docs.org
Danke Frank
-
Bei der 909 kommt ja GLOBAL.RSTF nirgendwo vor !?!
Ein XRESET = /XRESET ist natürlich Blödsinn und geht auch nicht.
XRESET am GAL soll doch ein Eingang sein, oder?
Leider kenne ich PALASM nicht wirklich. Das scheint eine Art globale Reset Funktion zu sein.
http://bitsavers.informatik.uni-stuttgart.de/components/mmi/palasm_pleasm/PALASM_2_Software_Jul87.pdf
Evtl. solltest Du mal eine andere Software versuchen wie PALASM oder OPAL....
GLOBAL.RSTF = /XRESET; bedeutet wohl: Reset aller Macro Zellen wenn XRESET low ist.
-
Das scheint eine Art globale Reset Funktion zu sein.
GLOBAL.RSTF = /XRESET; bedeutet wohl: Reset aller Macro Zellen wenn XRESET low ist.
Ja das habe ich auch gedacht beim Gassi gehen mit dem Hund. Aber da sollte doch alles Fest sein bei einem GAL oder PAL. Ist doch keine Art CPU die einen Reset braucht. Der Ursprungszustand ist doch immer gegeben, oder?
Vielleicht kann ein JEDI Profi wie @pakman weiterhelfen?
-
Manche Programierbare Logic Bausteine haben Flip-Flops in die I/O-Blocks.
Hat also bestimmt zweck um die in den richtigen Zustand zu bringen nach ein Power-up.
Diese Elemente gibt es auch in den Gal 16/20/22.
MFG/
Guus
-
Danke Guus ...
Dann brauche man ein JEDI Handbuch. GLOBAL.RSTF versteht JEDI ja wohl nicht, oder?
Intern hat ein GAL22V10 einen internen Reset für alle FlipFlops. Fragt sich nur wie man das ansprechen kann mit JEDI?
Pin7 ist ein Eingang und kann nicht Ausgang sein.
-
Habe da etwas gefunden ...
-> https://www.mikrocontroller.net/attachment/20953/GAL-ASM-Starterkit_Manual.pdf
Function Description --------------------------------------------------------------
TRST Programmable TRIST A TE function SETF Programmable SET function
RSTF Programmable RESET function
CLKF Programmable CLOCK function
HOLD Programmable ENABLE function
TRST is the most commonly used function. It is required in devices that have tristate outputs controlled by a product term.
Example: O1.TRST = P1
A SETF functional equation sets the registered outputs to logic 1 when the logic expression is high.
A RSTF functional equation resets the registered outputs to logic 0 when the logic expression is high.
A CLKF functional equation is used in devices with a programmable clock function for registered outputs.
-
Egal wie ich die Zeile umbaue JEDI bemängelt immer das es kein Ausgang ist. Ist wohl der Pin7 gemeint.
/RESET kann man ja so nicht definieren.
Reset ist ja low Aktiv. Wenn ein Reset am Pin7 ansteht soll die Funktion "GLOBAL.RSTF" GAL intern einen Reset ausführen.
-
Hallo Frank,
Da gibt's noch etwas.
Wie ein Jedec-Datei aufgebaut ist, ist eigentlich quasi ein Standard.
Den Jedec-Datei wird von den Programmer in den Chip eingespeist / Programiert.
Dies ist Hardwaremassig bestimmt vor Hersteller.
Aber die Assembler sind vergleichbar mit Basic. (XL, XE, Turbo, Omicron, GFA, nicht alle Cambridge standard)
Im grossen und gansen sind die "Befehle" gleich. Aber Syntacs mag etwas anders sein.
Wie zum Beispiel ob ein ' nötig ist nach jede Zeile, oder vielleicht ; oder auch / .... \
So gibt es auch Unterschiede in "Reservierte Wörter" wie TRST, CLKF usw.
Also doch etwas mehr complexe Frage...
MFG/
Guus
-
Ja schon ausprobiert, geht aber nicht.
-
versuch mal statt
GLOBAL.RSTF = /XRESET;
für jeden Ausgang
XXXX.R = /XRESET;
also z.b.:
SCLK = /SCLK;
SCLK.R = /XRESET;
CLK2A = SCLK * CLK2A + /SCLK * /CLK2A;
CLK2A.R = /XRESET;
CLK2 = /CLK2 * CLK2A * SCLK + CLK2 * /CLK2A * /SCLK
+ CLK2 * /CLK2A * SCLK + CLK2 * CLK2A * /SCLK;
CLK2.R = /XRESET;
usw.
-
Geht nicht weder mit "SCLK.R" und nicht mit "SCLK.RSTF = /XRESET;"
JEDI merkert das SCLK kein Ausgang wäre.
-
Habe da etwas gefunden ...
-> https://www.mikrocontroller.net/attachment/20953/GAL-ASM-Starterkit_Manual.pdf
Function Description --------------------------------------------------------------
TRST Programmable TRIST A TE function SETF Programmable SET function
RSTF Programmable RESET function
CLKF Programmable CLOCK function
HOLD Programmable ENABLE function
TRST is the most commonly used function. It is required in devices that have tristate outputs controlled by a product term.
Example: O1.TRST = P1
A SETF functional equation sets the registered outputs to logic 1 when the logic expression is high.
A RSTF functional equation resets the registered outputs to logic 0 when the logic expression is high.
A CLKF functional equation is used in devices with a programmable clock function for registered outputs.
TRST versteht JEDI ja. RSTF dann ja wohl auch, vielleicht aber GLOBAL nicht. Für JEDI müsste GLOBAL wohl ein Ausgang sein, soll aber eine interne Funktion darstellen.
Bei dem 909 Quelltext gibt es doch nur 4 Ausgänge D0, D1, XAS und XDTACK, oder?
Ein D0.RSTF = /XRESET habe ich probiert aber JEDI meckert das es kein Ausgang wäre!?!
-
Hast du hier schon rein geguckt?
http://ebook.pldworld.com/_semiconductors/Xilinx/AppLINX%20CD-ROM/Rev.7%20(Q3-1998)/docs/wcd0002e/wcd02ed5.pdf
-
Da steht nicht viel. Der Quelltext ist ja richtig, davon kann man ausgehen aber eben für JEDI nicht!
Oder?
Habe null Ahnung ...
-
Das ist besser ...
-> http://www.bitsavers.org/components/mmi/palasm_pleasm/PALASM_2_Software_Jul87.pdf
RSTF: The programmable RESET Function
On the PAl20RA10, it is always possible to bypass the register by making the SET and RESET product terms high. There are twowaysofdoingthis. Onewayistobeexplicit, asfollows:
OUT:=A + IB +D* E ;Output defined as registered OUT.SETF = VCC
OUT.RSTF = VCC
OUT.CLKF = GND
The other way is to be implicit, as follows:
OUT = A + IB + D * E; Output defined as combinatorial
In the implicit case, the program XPlOT will take care of the default conditions for SETF, RSTF and ClKF.
In some cases, you might not want to use the SET and RESET functions. Being explicit:
OUT :=A+/B OUT.SETF = GND OUT.RSTF = GND OUT.CLKF = ClK
GLOBAL.RSTF = producUerm Specifies the global RESET function
Note: You are allowed to use only one product term for these functions
-
C301898 Rechner funktioniert und läuft, es braucht ein 15ns GAL22V10 oder schneller
(CPU läuft immer mit 8Mhz, lässt sich auf 16Mhz umschalten aber springt immer wieder zurück auf 8Mhz)
C301899 Rechner ist tot und bootet nicht
C301903 FPU funktioniert
C301905 Rechner läuft, beim Cache einschalten hängt der Rechner
C301907, C301908, C301909
Ich breche hier ab weil das mit JEDI so ohne Änderungen ausser der reinen Anpassung nicht funktioniert. Man kann auch nicht so einfach ein original PAL 16R4 und 16L8 durch ein GAL 16V8 ersetzen.
-
Ich konnte mit JEDI von allen Quellen die JED Dateien bauen lassen
Prima! hast Du auch geprüft, ob die Checksumme stimmt?
ausser C301905 und C301909
Das 909 ist ein 22V10. Das übersteigt die Fähigkeiten von JEDI. Die Entwicklung zur Unterstützung von 22V10 ist auf halbem Wege steckengeblieben und damit untauglich, selbst wenn keine Fehlermeldung erscheinen sollte. Da braucht es also einen anderen Compiler..
GABI kann allerdings die 22V10 brennen!
Zum 905:
Die Fehlermeldung lautet:
Error A:\C301905\C301905.LCI 29: 'C8S' ist kein Ausgang!
Damit hat JEDI recht: In der PIN-Liste gibt es kein C8S!
Abhilfe: Siehe Bemerkungen im LCI-Quelltext:
------- 905 ---
ATARI MEGA STE C301905-001
LOCATION U012
CHECKSUM $5297
TITLE CACHE CONTROL LOGIC AND PROCESSOR CLOCK MUX (CCTL)
___ ___
| \/ |
A23 |1 20| VCC
A22 |2 19| CLK
CLK16 |3 18| CTWE
CLK8 |4 17| CAV
A21 |5 16| XDTACK
MATCH |6 15| UWE
A20 |7 14| LWE
LDS |8 13| CLK8SEL_L nennen wir unten C8S, ist kürzer..
UDS |9 12| CLK16B
GND |10 11| RW
|________|
%ID
C301903
%TYP
GAL16V8A
%PINS
A23 A22 CLK16 CLK8 A21 MATCH A20 LDS UDS
RW CLK16B C8S LWE UWE XDTACK CAV CTWE CLK
%LOGIC
' C8S = CLK8SEL_L; JEDI versteht nicht, das hier nur ein Alias definiert wird
' macht aber nichts, einfach in der PIN-Liste umbenennen, schon sollte es klappen
/LWE = /UDS * /LDS * /XDTACK * /CAV * C8S
+ /UDS * LDS * /XDTACK * RW * /CAV * C8S
+ UDS * /LDS * /XDTACK * MATCH * /CAV * C8S
+ UDS * /LDS * /XDTACK * RW * /CAV * C8S;
/UDE = /UDS * /LDS * /XDTACK * /CAV * C8S
+ /UDS * LDS * /XDTACK * RW * /CAV * C8S
+ /UDS * LDS * /XDTACK * MATCH * /CAV * C8S
+ UDS * /LDS * /XDTACK * RW * /CAV * C8S;
/CTWE = /UDS * /LDS * /XDTACK * /CAV * C8S
+ /UDS * LDS * /XDTACK * RW * /CAV * C8S
+ UDS * /LDS * /XDTACK * RW * /CAV * C8S;
CLK = /C8S * CLK8 + C8S * CLK16;
CLK16B = /CLK16;
CAV = A23 * A22 * /A21 + A23 * A21 * A20 + A32 * /A22 * A21;
%END
-
/UDE = /UDS * /LDS * /XDTACK * /CAV * C8S
+ /UDS * LDS * /XDTACK * RW * /CAV * C8S
+ /UDS * LDS * /XDTACK * MATCH * /CAV * C8S
+ UDS * /LDS * /XDTACK * RW * /CAV * C8S;
@pakman ... /UDE ist noch unklar? Ist das ein Tippfehler und es soll /UDS heißen oder /UWE. Ich meine /UWE ...
Und unten ist A32 ein Tippfehler und es soll A23 heißen.
CAV = A23 * A22 * /A21 + A23 * A21 * A20 + A32 * /A22 * A21;
Idek hatte das schon vorgeschlagen in Antwort #25 mit CS8 anstatt CLK8SEL_L. Mein LCI Files für JEDI sieht so aus und bei dem GAL 16V8-15ns hängt der Rechner wenn man den Cache eingeschaltet siehe Beitrag #45
------- C301905_2 ---
ATARI MEGA STE C301905-001
LOCATION U012
CHECKSUM $5297
TITLE CACHE CONTROL LOGIC AND PROCESSOR CLOCK MUX (CCTL)
___ ___
| \/ |
A23 |1 20| VCC
A22 |2 19| CLK
CLK16 |3 18| CTWE
CLK8 |4 17| CAV
A21 |5 16| XDTACK
MATCH |6 15| UWE
A20 |7 14| LWE
LDS |8 13| C8S
UDS |9 12| CLK16B
GND |10 11| RW
|________|
%ID
C301903
%TYP
GAL16V8A
%PINS
A23 A22 CLK16 CLK8 A21 MATCH A20 LDS UDS
RW CLK16B C8S LWE UWE XDTACK CAV CTWE CLK
%LOGIC
/LWE = /UDS * /LDS * /XDTACK * /CAV * C8S
+ /UDS * LDS * /XDTACK * RW * /CAV * C8S
+ UDS * /LDS * /XDTACK * MATCH * /CAV * C8S
+ UDS * /LDS * /XDTACK * RW * /CAV * C8S;
/UWE = /UDS * /LDS * /XDTACK * /CAV * C8S
+ /UDS * LDS * /XDTACK * RW * /CAV * C8S
+ /UDS * LDS * /XDTACK * MATCH * /CAV * C8S
+ UDS * /LDS * /XDTACK * RW * /CAV * C8S;
/CTWE = /UDS * /LDS * /XDTACK * /CAV * C8S
+ /UDS * LDS * /XDTACK * RW * /CAV * C8S
+ UDS * /LDS * /XDTACK * RW * /CAV * C8S;
CLK = /C8S * CLK8 + C8S * CLK16;
CLK16B = /CLK16;
CAV = A23 * A22 * /A21 + A23 * A21 * A20 + A23 * /A22 * A21;
%END
Prima! hast Du auch geprüft, ob die Checksumme stimmt?
Wie mache ich das? Habe keine Ahnung. Kann ich die nicht einfach weglassen im LCI? Macht JEDI das mit der richtigen Prüfsummi nicht beim erzeugen des JED Files?
Im Anhang das original 905 File ...
-
Tendiere auch zu UWE.
-
Ich denke Arbeit an den GALs lohnt je nicht weil drei Quelltexte fehlen und man ja auch nicht weiss ob das die Quellen der GAL und PALs sind die in einem Mega STE stecken und dort Arbeiten oder nur erste Entwürfe wo fraglich ist ob die so überhaupt laufen.
Wenn es von Atari eine HQ1 CD gibt müsste es doch auch eine 2 oder vielleicht sogar 3 geben?
-
Lass dich mal nicht so schnell entmutigen. Die Dateien passen vom Dateidatum auf der ISO recht gut zum Serien-M-STE. Was du hier tust ist sehr wichtig und nützlich, denn mit den aufgearbeiteten und dokumentierten Dateien wäre es möglich, im Falle eines Falles so einige M-STE zu retten. Daher bitte, dran bleiben!
-
Lass dich mal nicht so schnell entmutigen. Die Dateien passen vom Dateidatum auf der ISO recht gut zum Serien-M-STE. Derjenige, der diese Dateien auf diese CD gebrannt hat, wird schon wissen, dass das alles ist, was gebraucht wid. Was du hier tust ist sehr wichtig und nützlich, denn mit den aufgearbeiteten und dokumentierten Dateien wäre es möglich, im Falle eines Falles so einige M-STE zu retten. Daher bitte, dran bleiben! Du hast schon einiges an Zeit und Mühe da rein gesteckt, und dir von anderen helfen lassen, das soll nicht umsonst sein.
-
... /UDE ist noch unklar? Ist das ein Tippfehler und es soll /UDS heißen oder /UWE. Ich meine /UWE ...
Und unten ist A32 ein Tippfehler und es soll A23 heißen.
CAV = A23 * A22 * /A21 + A23 * A21 * A20 + A32 * /A22 * A21;
Idek hatte das schon vorgeschlagen in Antwort #25 mit CS8 anstatt CLK8SEL_L.
A23 und /UWE ist richtig.
Ich habe das bei mir compiliert, Dateien anbei (.txt=.zip)
%ID
C301905
%TYP
GAL16V8A
%PINS
A23 A22 CLK16 CLK8 A21 MATCH A20 LDS UDS
RW CLK16B C8S LWE UWE XDTACK CAV CTWE CLK
%LOGIC
' Schreibsignal fuer das Low-SRAM
/LWE = /UDS * /LDS * /XDTACK * /CAV * C8S
+ /UDS * LDS * /XDTACK * RW * /CAV * C8S
+ UDS * /LDS * /XDTACK * MATCH * /CAV * C8S
+ UDS * /LDS * /XDTACK * RW * /CAV * C8S;
' Schreibsignal fuer das High-SRAM
/UWE = /UDS * /LDS * /XDTACK * /CAV * C8S
+ /UDS * LDS * /XDTACK * RW * /CAV * C8S
+ /UDS * LDS * /XDTACK * MATCH * /CAV * C8S
+ UDS * /LDS * /XDTACK * RW * /CAV * C8S;
' Schreibsignal fuer beide TagRAMs
/CTWE = /UDS * /LDS * /XDTACK * /CAV * C8S
+ /UDS * LDS * /XDTACK * RW * /CAV * C8S
+ UDS * /LDS * /XDTACK * RW * /CAV * C8S;
' Taktsignal fuer die CPU, kann zwischen 8MHz und 16 MHz umgeschaltet werden
CLK = /C8S * CLK8 ' C8S = L -> CLK = 8MHz
+ C8S * CLK16; ' C8S = H -> CLK = 16MHz
' Invertierter 16MHz-Takt, wozu?
CLK16B = /CLK16;
' CAV = L definiert den vom Cache abgedeckten Bereich
' RAM: $000000 .. $9FFFFF und ROM: $E00000 .. $EFFFFF
CAV = A23 * A22 * /A21 ' $C...., $D.....
+ A23 * A21 * A20 ' $B...., $F.....
+ A23 * /A22 * A21; ' $A...., $B.....
%END
Mein LCI Files für JEDI sieht so aus und bei dem GAL 16V8-15ns hängt der Rechner wenn man den Cache eingeschaltet siehe Beitrag #45
Vermutlich ist das File nicht "original", sondern jemand hat das "nachgebaut". Die Schreibfehler deuten darauf hin..
Dann könnten sich Fehler eingeschlichen haben
Die Checksumme in der JED-Datei (C43F5* = $43F5) stimmt auch nicht mit der in der Quelldatei angegebenen ($5297) überein.
Dazu reicht es allerdings schon, wenn nur die ID anders ist.. oder wenn das JED für ein PAL ist statt für ein GAL.
Egal. Probiere mal mein JED. Wenn das auch nicht geht (gut möglich), dann sehen wir weiter..
-
Ich denke Arbeit an den GALs lohnt je nicht weil drei Quelltexte fehlen und man ja auch nicht weiss ob das die Quellen der GAL und PALs sind die in einem Mega STE stecken und dort Arbeiten oder nur erste Entwürfe wo fraglich ist ob die so überhaupt laufen.
Lohnt sich, weitermachen!
-
Lohnt sich, weitermachen!
Danke für die aufbauenden Worte.
Gerade probiert mit einem Lattice GAL 16V8-15ns und auf GABI Hardware programmiert. Mega STE läuft erstmal aber wie zuvor wenn man den Cache per CPX dazu schalten will hängt der Rechner und nichts geht mehr.
Original ist doch ein PAL16L8-15ns verbaut. Kann man das denn so einfach durch ein GAL16V8 ersetzen?
-
Hallo frank,
Schau mal in diesen Dateblatt, Seite 3.
Da gibt's eine Tabelle.
Also manches geht prima.
Nür den richtigen Syntacs für ein Assembler ist nicht eindeutig, wie Du schon bemerkt hast.
MFG/
Guus
-
Dann gilt der COMPLEX Mode ...
-
Aus dem LOG von pakman JED ...
----------------------------------------------------------------------
Gewhlter GAL-Modus: Mode1, Kombinatorisch
----------------------------------------------------------------------
-
Original ist doch ein PAL16L8-15ns verbaut. Kann man das denn so einfach durch ein GAL16V8 ersetzen?
Ja, ganz easy.
Das JED-File für ein PAL unterscheidet sich aber von dem für ein GAL.
JEDECs kann man also nicht 1:1 zwischen PAL und GAL tauschen, sondern müssen für den jeweiligen Baustein compiliert sein. Früher gab es auch mal Programme, die ein PAL-JED in ein GAL-JED umgewandelt haben..
-
Mit OPALjr kann man die JEDEC Files zu Gleichungen konvertieren (JED2EQN.EXE).
Dann ändert man den Zielbaustein und kann mit EQN2JED.EXE wieder ein JEDEC File erstellen.
-
... opaljr21.zip wo das Konvertierungstool enthalten kann man dort runterladen ->
http://www.brouhaha.com/~eric/retrocomputing/mmi/palasm/opaljr21.zip
The translator "PAL2GAL" will generate a JEDEC file (with an extension
".GJD") for a GAL device which is pin compatible with the PAL device.
This function is referred to as "software cross programming" and is
similar to the "hardware cross programming" that many programmers
support directly. Any test vectors in the PAL file can be transferred
to the GAL file as well.
-> https://www.latticesemi.com/en/Support/AnswerDatabase/7/1/710
-
Zum Test habe ich mal mit Hilfe von DOSBOX und PALASM 4 versucht für ein PAL16L8 den C301905 zu kompilieren aber es gibt zwei Errors. Weiterhin mal C301898 für ein GAL22V10 kompiliert was ohne Fehler durchlief und ein JED erzeugt wurde. PALASM kennt aber keine GALs und ich habe ein PAL22V10 ausgewählt und das JED in ein GAL22V10 programmiert. Das GAL funktioniert aber nicht, es kommen 2 oder 4 Bomben oder der Rechner bleibt einfach hängen.
-
Zum Test habe ich mal mit Hilfe von DOSBOX und PALASM 4 versucht für ein PAL16L8 den C301905 zu kompilieren aber es gibt zwei Errors. Weiterhin mal C301898 für ein GAL22V10 kompiliert was ohne Fehler durchlief und ein JED erzeugt wurde. PALASM kennt aber keine GALs und ich habe ein PAL22V10 ausgewählt und das JED in ein GAL22V10 programmiert. Das GAL funktioniert aber nicht, es kommen 2 oder 4 Bomben oder der Rechner bleibt einfach hängen.
Das kann nicht gehen. Holger hat doch schon erwähnt, dass die JEDEC Files je nach Bausteintyp unterschiedlich sind und entsprechend compiliert werden müssen.
Ich nehme immer den folgenden Weg und nutze die Opal cmd line Tools:
JED-->EQN
evtl. anpassen und Typ ändern
EQN-->JED
Wenn man die EQN schon hat wie in einigen Deiner Fälle, muss man ggfs. nur die Syntax für den Compiler anpassen. Wie in dem Fall oben, wo ich eine Anpassung durchgeführt habe.
-
Habe das ganze nur das Interesse an PALASM gemacht weil ich letztes Jahr damit so ganz und gar nicht klar gekommen bin. Bin ja jetzt so weit das ich damit ein JED erzeugen kann. Dachte mir schon das es nicht geht.
Ich überlasse pakman das und teste seine JED Dateien in meinem Rechner. So ganz ohne Ahnung kann ich eh nichts anderes tun ...
-
Vermutlich ist das File nicht "original", sondern jemand hat das "nachgebaut". Die Schreibfehler deuten darauf hin..
Dann könnten sich Fehler eingeschlichen haben
Die Checksumme in der JED-Datei (C43F5* = $43F5) stimmt auch nicht mit der in der Quelldatei angegebenen ($5297) überein.
Dazu reicht es allerdings schon, wenn nur die ID anders ist.. oder wenn das JED für ein PAL ist statt für ein GAL.
Egal. Probiere mal mein JED. Wenn das auch nicht geht (gut möglich), dann sehen wir weiter..
Nächster Versuch: JED anbei (TXT = JED)..
-
Super Klasse Arbeit, läuft ...
Das FPU funktionierte so direkt mit einem 16V8 GAL
ATARI MEGA STE C301903-001
LOCATION UB01
CHECKSUM $1221
TITLE FPU CONTROL (FPUCTL)
|ÿÿÿ\/ÿÿÿ|
FC0 |1 20| VCC
FC1 |2 19| XFPUDS
XUDS |3 18| A11
XLDS |4 17| A12
A5 |5 16| A13
A6 |6 15| A14
A7 |7 14| A15
A8 |8 13| XIO
A9 |9 12| XFPUCS
GND |10 11| A10
|________|
%ID
C301903
%TYP
GAL16V8A
%PINS
FC0 FC1 XUDS XLDS A5 A6 A7 A8 A9
A10 XFPUCS XIO A15 A14 A13 A12 A11 XFPUDS
%LOGIC
/XFPUCS = /XIO * A15 * A14 * A13 * A12 * A11 * /A10 * A9 * /A8 * /A7
* A6 * /A5 * FC0 * /FC1;
/XFPUDS = /XUDS + /XLDS;
%END
Weiter mit C301907, oder?
PART NUMBER: C301907©001
DEVICE: PAL 16R4©15
LOCATION: U002
CHECKSUM: $3A35
TITLE: STROBE LATCH / MISC GLUE (RSTBS)
PIN NAME PIN NAME
1 CLK 11 EN
2 XAS 12 NOMATCH
3 CTRIN 13 CTROUT
4 RW 14 RLDS
5 UDS 15 RUDS
6 LDS 16 RRW
7 AS 17 RAS
8 CACHE_EN 18 BG0
9 BGI 19 BERR
10 GND 20 VCC
À
JNÀRLDS = LSD
RUDS = UDS
RAS = AS
RRW = RW
NOMATCH = /CACHE_EN
NOMATCH.TRST = CACHE_EN
/BGO = (/RW * /AS * /XAS + /RUDS * /RW * /AS
+ /RW * RUDS * /RLDS * /AS + AS) * /BGI
CTROUT = CTRIN * /CACHE_EN * BERR
-
Habe mal mit OPALJR21 probiert für die GAL22V10 Bausteine. OPAL Junior unterstützt die GALs 22V10.
Bekomme aber Errors wie zu erwarten war, siehe Bild.
[tt] OPALjr Example
Copyright National Semiconductor Corp, 1993.
16-TO-4 PRIORITY ENCODER
CHIP C301989 GAL22V10
CLK XIO X8E2X BGACK BGO XAS RXW NC NC NC RST GND
XLDS D0 D1 CLOE CTRST RDT RBG BFROE XDTACK C8S CE VCC
EQUATIONS
STRING C8S 'CLK8SEL_L'
STRING CE 'CACHE_EN_L'
CE = C8S * /CE * XLDS * RST
+ /XIO * /X8E2X * /XAS * RXW * C8S * /CE * RST
+ XDTACK * C8S * /CE * RST
+ /XIO * /X8E2X * /XAS * /RXW * /XLDS * D0 * RST
C8S = RXW * C8S * RST
+ XDTACK * C8S * RST
+ XLDS * C8S * RST
+ D1 * /XIO * /X8E2X * /XAS * /RXW * XLDS * RST
D0 = /CE
D1 = C8S
RBG = BGO + /RST
D0.TRST = RXW * /XIO * /X8E2X * /XAS
D1.TRST = RXW * /XIO * /X8E2X * /XAS
XDTACK = XIO + X8E2X + XAS
XDTACK.TRST = /XIO * /X8E2X * /XAS
/BFROE = /C8S * BGACK
CLOE = C8S * BGACK
CTRST = BGACK * RST
RDT = XDTACK
[/tt]
Das 22V10 GAL vom C301898 funktioniert ja im Prinzip mit JEDI. Der Rechner schaltet halt nicht auf 16Mhz. Vielleicht ist der Umgang vom JEDI mit den 22V10 doch nicht so schlecht?
Konnte mit OPALJR das C301898 JED schreiben lassen und das Verhalten ist das gleiche wie bei dem JEDI C301898 JED. Der 16Mhz Clock lässt sich nicht schalten, der Rechner läuft aber schaltet immer auf 8Mhz zurück bzw bleibt dort.
-
Weiter mit C301907, oder?
PART NUMBER: C301907©001
DEVICE: PAL 16R4©15
LOCATION: U002
CHECKSUM: $3A35
TITLE: STROBE LATCH / MISC GLUE (RSTBS)
Also dann.. JEDEC anbei (TXT -> JED)..
-
Opal kennt die Aliase nicht:
STRING C8S 'CLK8SEL_L'
STRING CE 'CACHE_EN_L'
nimm die raus und ersetze falls nötig alle CLK8SEL_L mit C8S und CACHE_EN_L mit CE
-
Hallo Idek, ja so habe ich das gemacht. Dann wird ein JED auch erzeugt. Läuft aber nicht richtig. Da stimmen die Gleichungen nicht. Das gleiche Verhalten wie bei der Version mit JEDI erzeugt. Vielleicht kann man JEDI doch für die 22V10 Sachen hernehmen. Das einzige was ich bemerkt habe ist dass GABI das 22V10 nicht programmieren will, da kommt eine Meldung "Unbekannter Baustein" Ein Job für pakman ...
-
Weiter mit C301907, oder?
PART NUMBER: C301907©001
DEVICE: PAL 16R4©15
LOCATION: U002
CHECKSUM: $3A35
TITLE: STROBE LATCH / MISC GLUE (RSTBS)
Also dann.. JEDEC anbei (TXT -> JED)..
Sehr schön, läuft ...
Weiter mit C301908, oder was anderem?
------------------------------
PART NUMBER: C301908©001
DEVICE: PAL 16L8©25
LOCATION: U904
CHECKSUM: $2C8A
TITLE: VME BUS CYCLE CONTROL (VME2)
PIN NAME PIN NAME
1 A16 11 XDAS
2 A17 12 AM4
3 A18 13 XUDS
4 A19 14 XLDS
5 A20 15 INHVME
6 A21 16 XIACK
7 A22 17 XVAS
8 A23 18 XVDS0
9 XAS 19 XVDS1
10 GND 20 VCC
À
JNÀ/XVAS = A23 * /A22 * A21 * /XAS * /INHVME
+ A23 * A22 * /A21 * /XAS * /INHVME
+ /XIACK
XVDS0 = /XVAS * /INHVME * /XLDS
+ /XVAS * /INHVME * /XAS * /XIACK
XVDS1 = /XVAS * /INHVME * /XUDS
+ /XVAS * /INHVME * /XAS * /XIACK
/AM4 = A23 * A22 * /A21 * A20 * A19 * A18 * A17 * A16
----------------------
C301899-001 = PAL16R4 (SCC-Chip) (UA3) /Quelltext vorhanden
C301901-001 = PAL20L8 (Bussteuerung) (UA2) /JED ist vorhanden
C301903-001 = PAL16L8 (FPU Chipselect) (UB1) /läuft
C301904-001 = GAL22V10 (Bussteuerung) (U6)
C301905-001 = PAL16L8 (Cache) (15ns) (U12) /läuft
C301906-001 = GAL22V10 (Bussteuerung) (U3)
C301907-001 = PAL16R4B (Cache) (15ns) (U2) /läuft
C301908-001 = PAL16L8A (VME BUS) (U904) /Quelltext vorhanden
C301900-002 = PAL16L8 (VME BUS) (U903)
C301909-001 = PAL20L8 (Blitter-Chip) (U407) /Quelltext vorhanden
C301898-001 = GAL22V10 (U11) /Quelltext vorhanden
Der andere Quelltext für das zweite VME PAL fehlt aber sollte doch ähnlich dem TT PAL/GAL sein. Die hast du doch gemacht, oder?
Wäre dann vielleicht das nächste also das C301900? Habe mal ein LCI vorbereitet ...
-
PART NUMBER: C301907©001
DEVICE: PAL 16R4©15
LOCATION: U002
CHECKSUM: $3A35
TITLE: STROBE LATCH / MISC GLUE (RSTBS)
Sehr schön, läuft ...
Weiter mit C301908, oder was anderem?
Anbei C301908 (16V8) und C301909 (22V10), bitte testen.
Wie immer: TXT -> JED
-
C301908 hat einen Fehler. Ich habe mit einer Nova VME und ET4000 probiert und beim laden vom Treiber kommen zwei Bomben. Eine richtige VME Bus Karte ist die Nova ja nicht. Ich habe noch eine Matrix TC1208 die wohl fast alle VME Bus Steuer Signale auswertet. Die Karte ist aber Atari TT only.
C301909 läuft. Mit GEMBENCH 4.03 bekomme ich 100% Blitter Geschwindigkeit und im Desktop beim Blitter einschalten ist auch alles in Ordnung. Aber laut Chips&Chips sollte C301909 ein PAL20L8 sein. Ist das falsch?
GABI will die 22V10 nicht programmieren und mein Galep-4 meldet Fehler beim Baustein, nur mein China Prommer G-840 beschreibt den Lattice 22V10D. Der G-840 versteht aber keine Kommentare und ich muss immer alles vor L0000 löschen aus dem JED.
L0000 11111111111111111111111110111111111111111111*
L0044 11111111111111111111111111111111111111111111*
L0088 11101101111111111111111111111111111111111111*
L0132 11101111111111111111111111011111111111111111*
L0176 11011110111111111111111111101111111111111111*
L0440 11111111111111111111111111111111111111111111*
L0484 11111101111111111111111111111111111111111111*
L0924 11111011101110111111011111111111111111111111*
L0968 11111111111111111111110111111111111111111111*
L1496 11111011101110111111011111111111111111111111*
L1540 11111111111111111111111111111111111111011111*
L2156 11111111101111111011111111111011111111111111*
L2200 11111111111111110111111111111111111111111111*
L2904 11111111111111111111111111111111111111111111*
L2948 11111111011111111111110111111111111111111111*
L2992 11111110111111111111110111111111111111111111*
L3036 11111111111111111111010111111111111111111111*
L3080 11111111111101111111110111111111111111111111*
L3124 11110111111111111111110111111111111111111111*
L3168 11111001100110111111101111111111111111111111*
L3652 11111111111111111111111111111111111111111111*
L3696 11111110111111111111111111101111111111111111*
L3740 11111101111111111111111111011111111111111111*
L4312 11111011101111111011111111111111111111111111*
L4356 11111111111111110111111111111111111111111111*
L4884 11111111111111111111111111111111111111111111*
L4928 01111111111111111111110111111111111111111111*
L4972 11111110111111111111111011111111111111111111*
L5368 11111111111111111111111111111111111111111111*
L5412 11111111011111111111111111111111111111011111*
L5456 11111111111111111111011111111111111111011111*
L5500 11111111111101111111111111111111111111011111*
L5544 11110111111111111111111111111111111111011111*
L5588 11111011101110011111101111111111111111111111*
L5808 10101111111110111111*
CB588*
C4A5
Habe mal das fertige UA2.JED mit GABI in ein GAL20V8 geschrieben und es läuft. Dieses UA2 ist das C301901 original ein PAL20L8 ...
-
C301908 hat einen Fehler.
Neuer Versuch anbei..
-
C301909 läuft. Mit GEMBENCH 4.03 bekomme ich 100% Blitter Geschwindigkeit und im Desktop beim Blitter einschalten ist auch alles in Ordnung. Aber laut Chips&Chips sollte C301909 ein PAL20L8 sein. Ist das falsch?
Ist falsch. Schau in den Quelltext:
U407 / CLOCK CONTROL (CLKCTL16)
C301909-001
DEVICE GAL22V10C-15
Hat auch nichts mit dem Blitter zu tun..
-
C301898-001 = GAL22V10 (SYSTEM CONTROL (SYSCTL)(U11) /Quelltext vorhanden
C301899-001 = PAL16R4 (SCC-Chip) (UA3) /Quelltext vorhanden
C301901-001 = PAL20L8 (Bussteuerung) (UA2) /JED ist vorhanden /läuft
C301903-001 = PAL16L8 (FPU Chipselect) (UB1) /läuft
C301904-001 = GAL22V10 (Bussteuerung) (U6)
C301905-001 = PAL16L8 (Cache) (15ns) (U12) /läuft
C301906-001 = GAL22V10 (Bussteuerung) (U3)
C301907-001 = PAL16R4B (Cache) (15ns) (U2) /läuft
C301908-001 = PAL16L8A (VME BUS) (U904) /läuft
C301900-002 = PAL16L8 (VME BUS) (U903)
C301909-001 = PAL20L8 (CLOCK CONTROL (CLKCTL16)) (U407) /läuft GAL22V10
C301908 läuft. Habe das getestet mit einer Nova ET4 und einer Lightning am VME Bus.
Quellen sind jetzt noch von C301898 und C301899 vorhanden. Machen wir da weiter, oder?
-
Das heißt, nichts für C301904-001, C301906-001 und C301900-002 vorhanden? Das ist schade. Lassen die sich irgendwie rekonstruieren? Die Ein- und Ausgangssignale sind ja bekannt. Funktionierende M-STEs, die man ausmessen könnte, gibts auch.
Wie sieht es eigentlich mit GAL/PALs im TT aus? (Zumindestens kann ich mich momentan nicht erinnern, ob da welche drauf sind.)
-
Quellen sind jetzt noch von C301898 und C301899 vorhanden. Machen wir da weiter, oder?
Ja, her mit Quelltexten!
-
Ich finde das echt super, dass Ihr das durchzieht. Das war immer etwas das bei mir auf dem back-burner war, für das ich aber nie Zeit gefunden habe. Wenn wir die Gleichungen für die MSTEs haben hilft das der Community sicher die Kisten viele Jahre am Laufen zu halten. Es ermöglicht imho potentiell auch Dinge wie schnellerer Prozessor/Cache im MSTE. Weiter so!
-
Wie sieht es eigentlich mit GAL/PALs im TT aus? (Zumindestens kann ich mich momentan nicht erinnern, ob da welche drauf sind.)
Sind welche drauf und sind bereits redesigned !
-
Hier das C301898. Das läuft aber hat den Fehler das wenn man auf 16Mhz umschaltet immer auf 8Mhz zurück gesprungen wird.
-------
PART NUMBER: C301898©001
DEVICE: GAL 22V10©15
LOCATION: U011
CHECKSUM: $ADD4
TITLE: SYSTEM CONTROL (SYSCTL)
PIN NAME PIN NAME
1 CLK 13 XLDS
2 XIO 14 D0
3 X8E2X 15 D1
4 BGACK 16 CLOE
5 BGO 17 CTRST
6 XAS 18 RDT
7 RXW 19 RBG
8 NC 20 BFROE
9 NC 21 XDTACK
10 NC 22 CLK8SEL_L
11 RST 23 CACHE_EN_L
12 GND 24 VCC
À
JNÀSTRING C8S 'CLK8SEL_L'
STRING CE 'CACHE_EN_L'
CE = C8S * /CE * XLDS * RST
+ /XIO * /X8E2X * /XAS * RXW * C8S * /CE * RST
+ /(/XIO * /X8E2X * /XAS) * C8S * /CE * RST
+ /XIO * /X8E2X * /XAS * /RXW * /XLDS * D0 * RST
C8S = RXW * C8S * RST
+ /(/XIO * /X8E2X * /XAS) * C8S * RST
+ XLDS * C8S * RST
+ D1 * /XIO * /X8E2X * /XAS * /RXW * XLDS * RST
D0 = /CE
D1 = C8S
RBG = BGO + /RST
D0.TRST = RXW * /XIO * /X8E2X * /XAS
D1.TRST = RXW * /XIO * /X8E2X * /XAS
XDTACK = /(/XIO * /X8E2X * /XAS)
XDTACK.TRST = /XIO * /X8E2X * /XAS
/BFROE = /C8S * BGACK
CLOE = C8S * BGACK
CTRST = BGACK * RST
RDT = XDTACK
-
Hier das C301899 ...
Die Frage ist wie ich das Testen kann weil die Modem Zeiten sind ja lange vorbei. Mit der MSTE Test Cartridge vielleicht.
PART NUMBER: C301899©001
DEVICE: PAL 16R4©25
LOCATION: UA03
CHECKSUM: $5613
TITLE: SCC CONTROLLER (SCCCTL)
PIN NAME PIN NAME
1 CLK8 11 EN
2 XSCC 12 NC
3 XIO 13 XDTACK
4 RXW 14 QA
5 XAS 15 QB
6 XRESET 16 QC
7 XIACK5 17 XDIACK
8 NC 18 XWR
9 XWAIT 19 XRD
10 GND 20 VCC
/XDIACK = /XIACK5
QA = /QC * /QB * /QA * /XSCC * /XIO * /XAS * XRESET
+ /QC * /QB * /QA * /XDIACK * /XAS * XRESET
+ /QC * QA * XRESET;
QB = /QC * QA * XRESET
+ /XWAIT * QC * QB * QA * XRESET;
QC = QB * XRESET
+ QC * QA * XRESET;
/XRD = QB * RXW + QC * RXW + /XRESET;
/XWR = QB * /RXW + QC * QA * /RXW + /XRESET;
/XDTACK = /XAS;
XDTACK.TRST = QC * /QB;
-
Habe mal die Pinbelegungen von zwei unbekannten Bausteine aufgeschrieben. Weiss nicht ob es so im Blindflug möglich ist ?
Hätte auch einen Logik Analyser wenn das Hilft ...
C301898-001 = GAL22V10 (SYSTEM CONTROL (SYSCTL)(U11) /Quelltext vorhanden
C301899-001 = PAL16R4 (SCC-Chip) (UA3) /Quelltext vorhanden
C301900-002 = PAL16L8 (VME BUS) (U903)
C301901-001 = PAL20L8 (Bussteuerung) (UA2) /JED ist vorhanden /läuft
C301903-001 = PAL16L8 (FPU Chipselect) (UB1) /läuft
C301904-001 = GAL22V10 (Bussteuerung) (U6)
C301905-001 = PAL16L8 (Cache) (15ns) (U12) /läuft
C301906-001 = GAL22V10 (Bussteuerung) (U3)
C301907-001 = PAL16R4B (Cache) (15ns) (U2) /läuft
C301908-001 = PAL16L8A (VME BUS) (U904) /läuft
C301909-001 = PAL20L8 (CLOCK CONTROL (CLKCTL16)) (U407) /läuft GAL22V10
ATARI MEGA STE C301900-002
LOCATION U903
CHECKSUM
TITLE VME BUS CONTROL (VME)
|ŸŸŸ\/ŸŸŸ|
XSYSI |1 20| VCC
CLKDIR |2 19| LCLK
SYNCLKI |3 18| XIACK
XVDS1 |4 17| XIAOUT
XVDS0 |5 16| XVDT
XVAS |6 15| XBERR_OUT (VME J901 Pin33)
FC0 |7 14| XBERR
FC1 |8 13| CLEAR_LS74 (U902)
FC2 |9 12| XDTACK
GND |10 11| XDAS
|________|
%ID
C301900
%TYP
GAL16V8A
%PINS
%LOGIC
%END
ATARI MSTE: CHIP C301904�001 U6 GAL22V10
Bus Steuerung
___ ___
| \/ |
(U12 Pin12) CLK16B |1 24| VCC
(U2 Pin7)LXAS |2 23| BERR (CPU)
(U11 Pin18) RDT |3 22| NC
XBERR |4 21| NC
XVMA |5 20| A22
E |6 19| OE (SRAM /OE U004/005 Pin22)
RESET |7 18| NC
(U2 Pin4) LRXW |8 17| NC
XDTACK |9 16| DTACK (CPU)
XFPUDT |10 15| MATCH (CTRAM U009/008)
(U11 Pin22) CLK8SEL_L |11 14| NC
GND |12 13| CAV (U2 Pin17)
|________|
%ID
C301904-001
%TYP
GAL22V10
%PINS
CLK16B LXAS RDT XBERR XVMA E RESET LRXW XDTACK XFPUDT CLK8SEL_L
CAV NC MATCH DTACK NC NC OE A22 NC NC BERR
%LOGIC
%END
-
Hier das C301898. Das läuft aber hat den Fehler das wenn man auf 16Mhz umschaltet immer auf 8Mhz zurück gesprungen wird.
Ich denke, da müsste man mal durch die Gleichungen
C8S = RXW * C8S * RST
+ /(/XIO * /X8E2X * /XAS) * C8S * RST
+ XLDS * C8S * RST
+ D1 * /XIO * /X8E2X * /XAS * /RXW * XLDS * RST
CE = C8S * /CE * XLDS * RST
+ /XIO * /X8E2X * /XAS * RXW * C8S * /CE * RST
+ /(/XIO * /X8E2X * /XAS) * C8S * /CE * RST
+ /XIO * /X8E2X * /XAS * /RXW * /XLDS * D0 * RST
mal durchklabüstern. Ich denke, da steckt im Ergebnis der vorige Wert von sich selbst drin, also eine Art Mealy- oder Moore-Automat (Stichwort "Automatentheorie"), bei dem das Ausgangssignal auch von sich selbst (also vom eigene Zustand) abhängig ist.
Solche Automaten sind schwer zu durchschauen, vielleicht ist da ein Fehler drin. Dass ich mich mal damit beschäftigen musste, ist schon sehr lange her, daher erinnere ich mich nicht mehr, wie man das auseinander klabüstert, aber es gibt Fachliteratur dazu (Einstieg z.B. über Wikipedia), danach mal versuchen, eine Wahrheitstabelle zu erstellen, dann sieht man den Fehler vielleicht.
Was auch helfen dürfte, ist die Ausgänge eines funktionierenden Chips mit dem Oszi während der 16 Mhz Umschaltung zu beobachten, und mit den Fehlerhaften zu vergleichen. Dann sieht man vielleicht, bei welcher der beiden Gleichungen ein Term falsch ist.
Was ich auch nicht verstehe:
D0 = /CE
D1 = C8S
D0 und D1 sind doch Datenleitungen auf dem Datenbus der CPU, werden die von dem Chip gesteuert, das müssten doch eher Eingänge sein (um z.B. die 8/16 Mhz Umschaltung auszulösen)?
-
Hier das C301899 ...
Und hier das JED-File..
Zusätzlich noch ein leicht verändertes C301905.
Sollte genauso funktionieren wie das, was Du schon hast.
Bitte testen.
Das C301898 wollte ja 1ST1 übernehmen.. super, jede Mithilfe ist willkommen!
-
Nein, dazu habe ich zu wenig Ahnung von JED-Gleichungen, aber ich denke, solche Hinweise können nützlich sein. Das Ding ist wirklich schwerr zu durchschauen, auch weil hinzu kommt, dass dieses GAL da nicht alleine ist, wenn man sich den Schaltplan anschaut, füttert dieses ja noch einige weitere GALs, die man erstmal durchblicken muss...
-
C301899 Rechner läuft. Test Cartridge "SCC Test" kommt mit dem original PAL C301899 eine Meldung das kein Loopback Stecker vorhanden ist. Bei deinem C301899 GAL Ersatz hängt er bei dem Test und keine Fehlermeldung kommt.
C301905D läuft.
-
Hier mal die Liste mit der Geschwindigkeitsangabe der einzelnen Bausteine ...
C301898-001 = GAL22V10 -15ns(SYSTEM CONTROL (SYSCTL)(U11) /Quelltext vorhanden
C301899-001 = PAL16R4 -25ns(SCC-Chip) (UA3) /läuft
C301900-002 = PAL16L8 -25ns(VME BUS) (U903)
C301901-001 = PAL20L8 -25ns(Bussteuerung) (UA2) /JED ist vorhanden /läuft
C301903-001 = PAL16L8 -25ns(FPU Chipselect) (UB1) /läuft
C301904-001 = GAL22V10 -15ns(Bussteuerung) (U6)
C301905-001 = PAL16L8 -15ns(Cache) (15ns) (U12) /läuft
C301906-001 = GAL22V10 -15ns(Bussteuerung) (U3)
C301907-001 = PAL16R4B -15ns(Cache) (U2) /läuft
C301908-001 = PAL16L8A -25ns(VME BUS) (U904) /läuft
C301909-001 = GAL22V10 -25ns(CLOCK CONTROL (CLKCTL16)) (U407) /läuft
-
Es fehlt jetzt noch das C301898. Das ist das letzte von den Quellen auf der Atari HQ CD-R.
Von C301900, 904 und 906 sind ja keine Quellen vorhanden!
-
Das ist mein PALASM PDS File für das C301898. Es wird kompiliert und das GAL läuft auch allerdings kann man nicht auf 16Mhz schalten ...
;PALASM Design Description
;---------------------------------- Declaration Segment ------------
TITLE C301898
PATTERN
REVISION 1.0
AUTHOR
COMPANY Atari
DATE 10/14/19
CHIP _C301898 PAL22V10
;---------------------------------- PIN Declarations ---------------
PIN 1 CLK
PIN 2 XIO COMBINATORIAL ; INPUT
PIN 3 X8E2X COMBINATORIAL ; INPUT
PIN 4 BGACK COMBINATORIAL ; INPUT
PIN 5 BGO COMBINATORIAL ; INPUT
PIN 6 XAS COMBINATORIAL ; INPUT
PIN 7 RXW COMBINATORIAL ; INPUT
PIN 11 RST COMBINATORIAL ; INPUT
PIN 12 GND
PIN 13 XLDS COMBINATORIAL ; INPUT
PIN 14 D0 COMBINATORIAL ; OUTPUT
PIN 15 D1 COMBINATORIAL ; OUTPUT
PIN 16 CLOE COMBINATORIAL ; OUTPUT
PIN 17 CTRST COMBINATORIAL ; OUTPUT
PIN 18 RDT COMBINATORIAL ; OUTPUT
PIN 19 RBG COMBINATORIAL ; OUTPUT
PIN 20 BFROE COMBINATORIAL ; OUTPUT
PIN 21 XDTACK COMBINATORIAL ; OUTPUT
PIN 22 C8S COMBINATORIAL ; OUTPUT
PIN 23 CE COMBINATORIAL ; OUTPUT
PIN 24 VCC ;
;----------------------------------- Boolean Equation Segment ------
EQUATIONS
CE = C8S * /CE * XLDS * RST
+ /XIO * /X8E2X * /XAS * RXW * C8S * /CE * RST
+ XDTACK * C8S * /CE * RST
+ /XIO * /X8E2X * /XAS * /RXW * /XLDS * D0 * RST
C8S = RXW * C8S * RST
+ XDTACK * C8S * RST
+ XLDS * C8S * RST
+ D1 * /XIO * /X8E2X * /XAS * /RXW * XLDS * RST
D0 = /CE
D1 = C8S
RBG = BGO + /RST
D0.TRST = RXW * /XIO * /X8E2X * /XAS
D1.TRST = RXW * /XIO * /X8E2X * /XAS
XDTACK = XIO + X8E2X + XAS
XDTACK.TRST = /XIO * /X8E2X * /XAS
/BFROE = /C8S * BGACK
CLOE = C8S * BGACK
CTRST = BGACK * RST
RDT = XDTACK
;-------------------------------------------------------------------
-
So ganz ohne Ahnung ist das natürlich unmöglich ...
Ich vermute mal da D0 und D1 Ausgänge sind läuft darüber die Steuerung ob 8Mhz oder 16Mhz. Da liegt der Fehler vielleicht im Abschnitt CE und/oder C8S. Keine Ahnung !?!
Brauche Vorschläge ...
-
Weiss nicht wie es zu dem ersten PDS kam, ich meine es war zusammengekürzt von Idek. Aber ich musste vom originalen C301898 "Minimize Boolean" anwählen da ansonsten wurde kein JED erzeugt.
-------
;PALASM Design Description
;---------------------------------- Declaration Segment ------------
TITLE C301898
PATTERN
REVISION 1.0
AUTHOR
COMPANY Atari
DATE 10/14/19
CHIP _C3018983 PAL22V10
;---------------------------------- PIN Declarations ---------------
PIN 1 CLK
PIN 2 XIO COMBINATORIAL ; INPUT
PIN 3 X8E2X COMBINATORIAL ; INPUT
PIN 4 BGACK COMBINATORIAL ; INPUT
PIN 5 BGO COMBINATORIAL ; INPUT
PIN 6 XAS COMBINATORIAL ; INPUT
PIN 7 RXW COMBINATORIAL ; INPUT
PIN 11 RST COMBINATORIAL ; INPUT
PIN 12 GND
PIN 13 XLDS COMBINATORIAL ; INPUT
PIN 14 D0 COMBINATORIAL ; OUTPUT
PIN 15 D1 COMBINATORIAL ; OUTPUT
PIN 16 CLOE COMBINATORIAL ; OUTPUT
PIN 17 CTRST COMBINATORIAL ; OUTPUT
PIN 18 RDT COMBINATORIAL ; OUTPUT
PIN 19 RBG COMBINATORIAL ; OUTPUT
PIN 20 BFROE COMBINATORIAL ; OUTPUT
PIN 21 XDTACK COMBINATORIAL ; OUTPUT
PIN 22 C8S COMBINATORIAL ; OUTPUT
PIN 23 CE COMBINATORIAL ; OUTPUT
PIN 24 VCC ;
;----------------------------------- Boolean Equation Segment ------
EQUATIONS
CE = C8S * /CE * XLDS * RST
+ /XIO * /X8E2X * /XAS * RXW * C8S * /CE * RST
+ /(/XIO * /X8E2X * /XAS) * C8S * /CE * RST
+ /XIO * /X8E2X * /XAS * /RXW * /XLDS * D0 * RST
C8S = RXW * C8S * RST
+ /(/XIO * /X8E2X * /XAS) * C8S * RST
+ XLDS * C8S * RST
+ D1 * /XIO * /X8E2X * /XAS * /RXW * XLDS * RST
D0 = /CE
D1 = C8S
RBG = BGO + /RST
D0.TRST = RXW * /XIO * /X8E2X * /XAS
D1.TRST = RXW * /XIO * /X8E2X * /XAS
XDTACK = /(/XIO * /X8E2X * /XAS)
XDTACK.TRST = /XIO * /X8E2X * /XAS
/BFROE = /C8S * BGACK
CLOE = C8S * BGACK
CTRST = BGACK * RST
RDT = XDTACK
;-------------------------------------------------------------------
-
Das GAL läuft auch. Mit dem general.cpx steht es immer auf 8Mhz-Cache aus und ich kann nicht umschalten weil er immer wieder auf 8Mhz zurück springt. Ich kann auf 16Mhz mit Cache an umschalten mit der Software sysinfo.app unter System aber dann hängt der Rechner.
-
C301904-001 (U6)
Die korrekten PIN Bezeichnungen darfst Du selbst anpassen. ;-)
Bin gespannt....
chip C301904 GAL22V10
CLK i2 i3 i4 i5 i6 i7 i8 i9 i10 i11 GND
i13 f14 i15 o16 f17 f18 o19 i20 f21 f22 f23 VCC
@ues 0000000000000000
equations
f23 := i4
f23.oe = vcc
f22 := /i11
+ f22 * /f18 * /f17
+ /f22 * /f21 * /f18 * f17
+ f22 * f21 * f18 * f17
+ f22 * i3 * /f21 * /f17
+ /i7
f22.oe = vcc
f21 := /i11
+ /i2 * f22 * f21 * f18 * f17
+ /i2 * f22 * /i3 * /f21 * /i20 * /f18 * /f17
+ /i7
f21.oe = vcc
/o19 = /i2 * i8 * i9 * i15
o19.oe = vcc
f18 := /f22 * /f21 * /f18 * /f17
+ f22 * f21 * /f18 * /f17
+ /i2 * f22 * f21 * f18 * f17
+ f23 * f22 * i3 * /f21 * f18 * /f17
+ /i11
+ /i7
+ f23 * /i2 * f22 * i3 * /f21 * /i20 * /f17
f18.oe = vcc
f17 := /i11
+ /f22 * /f21 * f18 * /f17
+ f22 * f21 * /f18 * /f17
+ /i2 * f22 * f21 * f18 * f17
+ /f21 * /i5 * i6 * f18 * /f17
+ /i7
f17.oe = vcc
o16 = f23 * i9 * /i15 * i10 * /i11
+ f23 * /i9 * i10 * /f14 * i11
+ f23 * i5 * /i8 * i9 * i10
+ f23 * i5 * i9 * i10 * i13
+ f23 * i9 * i10 * /i11 * i13
+ f23 * i5 * i9 * /i15 * i10
+ f23 * /i8 * i9 * i10 * /i11
+ f23 * i10 * /f14 * i11 * i13
+ f23 * /i15 * i10 * /f14 * i11
+ f23 * /i8 * i10 * /f14 * i11
o16.oe = vcc
f14 := /f22 * /f21 * /f18 * /f17
+ f22 * /i3 * /f21 * f18
+ f22 * f18 * f17
f14.oe = vcc
-
C301906-001 (U3)
chip C301906 GAL22V10
CLK i2 i3 i4 i5 i6 i7 i8 i9 i10 i11 GND
i13 f14 f15 f16 f17 i18 f19 f20 f21 f22 i23 VCC
@ues ffffffffffffffff
equations
f22 := f22 * /i3
+ f22 * /f16
+ /i5 * /f16 * /f15
+ i2 * f22 * i13
+ f22 * i7 * /f15
+ f22 * i4 * /f15
+ i2 * f22 * f15
+ f22 * /i18 * /f15
+ /i11
f22.oe = i6
f21 := /f21 * /f14
+ f21 * f14
+ /i11
+ /i3 * f21
+ /f22 * f21
+ /i23 * f21
+ f21 * /f16
+ i2 * f21
+ f21 * /i18
+ f21 * i7
f21.oe = i6
f20 := /f22 * /i5 * /f16 * /f15
+ /f22 * f20 * f17
+ f20 * f19 * /f17 * /i9 * i10
+ f20 * f17 * f15
+ f20 * f17 * /f16
+ i4 * f20 * f17
+ f20 * f17 * i13
+ /i3 * f20 * f17
+ f20 * /i18 * f17
+ f20 * /f19 * f17
+ /i2 * f20 * f17
+ f20 * f17 * i9 * i10
+ /i11
+ f20 * f17 * i8 * i10
f20.oe = i6
f19 := /i2 * f19 * f17
+ i4 * f19 * f17
+ /f22 * /i5 * /f16 * /f15
+ f20 * f19 * /f17 * i9 * /i10
+ f19 * /i18 * f17
+ /i3 * f19 * f17
+ /f22 * f19 * f17
+ f19 * f17 * f15
+ f19 * f17 * /f16
+ f19 * f17 * i13
+ /f20 * f19 * f17
+ f19 * f17 * i9 * i10
+ /f20 * /f19 * /f17
+ /i11
+ f19 * f17 * i8 * i9
f19.oe = i6
f17 := /f20
+ i9 * i10
+ /i11
+ /f17
+ i3
+ f22
+ /f15
+ /i18
+ i2
+ /f19
f17.oe = vcc
f16 := f22 * f16 * /f15 * i11
+ i23 * f22 * /f16 * f15 * i11
+ i23 * f22 * i7 * /f16 * /f15
+ f22 * f16 * i11 * /i13
+ f22 * i5 * f16 * i11
+ /i2 * f22 * f16 * i11
f16.oe = vcc
f15 := f22 * /i4 * f15 * i11
+ /f22 * i5 * f15 * i11
+ /f22 * /i5 * /f16 * /f15 * i11
+ i2 * f22 * /i4 * /i5 * f16 * i11 * i13
+ /i2 * f22 * i3 * /i4 * i18 * /i7 * f16 * i11
+ f22 * i3 * /i4 * i18 * /i7 * f16 * i11 * /i13
+ f16 * f15 * i11
f15.oe = vcc
f14 := /f21 * f15 * f14 * i11
+ /f21 * f16 * f14 * i11
+ f22 * /f21 * f14 * i11
+ i23 * /i2 * f22 * i3 * f21 * i18 * /i7 * f16 * /f14 * i11
+ /f21 * i5 * f14 * i11
f14.oe = vcc
-
Probiere das die Tage mal ...
Welchen Programm sollte ich denn nehmen für das JED File?
-
Ich nehme immer OPAL bzw. in diesem Fall EQN2JED.EXE
Hier die generierten JEDEC files:
-
Habe mal PALASM genommen aber ging nicht da 9 errors ...
;PALASM Design Description
;---------------------------------- Declaration Segment ------------
TITLE C301904
PATTERN
REVISION 1.0
AUTHOR
COMPANY Atari
DATE 10/14/19
CHIP _C301904 PAL22V10
;---------------------------------- PIN Declarations ---------------
PIN 1 CLK
PIN 2 i2 COMBINATORIAL ; INPUT
PIN 3 i3 COMBINATORIAL ; INPUT
PIN 4 i4 COMBINATORIAL ; INPUT
PIN 5 i5 COMBINATORIAL ; INPUT
PIN 6 i6 COMBINATORIAL ; INPUT
PIN 7 i7 COMBINATORIAL ; INPUT
PIN 8 i8 COMBINATORIAL ; INPUT
PIN 9 i9 COMBINATORIAL ; INPUT
PIN 10 i10 COMBINATORIAL ; INPUT
PIN 11 i11 COMBINATORIAL ; INPUT
PIN 12 GND
PIN 13 i13 COMBINATORIAL ; INPUT
PIN 14 f14 COMBINATORIAL ; OUTPUT
PIN 15 i15 COMBINATORIAL ; INPUT
PIN 16 o16 COMBINATORIAL ; OUTPUT
PIN 17 f17 COMBINATORIAL ; OUTPUT
PIN 18 f18 COMBINATORIAL ; OUTPUT
PIN 19 o19 COMBINATORIAL ; OUTPUT
PIN 20 i20 COMBINATORIAL ; INPUT
PIN 21 f21 COMBINATORIAL ; OUTPUT
PIN 22 f22 COMBINATORIAL ; OUTPUT
PIN 23 f23 COMBINATORIAL ; OUTPUT
PIN 24 VCC ;
;----------------------------------- Boolean Equation Segment ------
EQUATIONS
equations
f23 := i4
f23.oe = vcc
f22 := /i11
+ f22 * /f18 * /f17
+ /f22 * /f21 * /f18 * f17
+ f22 * f21 * f18 * f17
+ f22 * i3 * /f21 * /f17
+ /i7
f22.oe = vcc
f21 := /i11
+ /i2 * f22 * f21 * f18 * f17
+ /i2 * f22 * /i3 * /f21 * /i20 * /f18 * /f17
+ /i7
f21.oe = vcc
/o19 = /i2 * i8 * i9 * i15
o19.oe = vcc
f18 := /f22 * /f21 * /f18 * /f17
+ f22 * f21 * /f18 * /f17
+ /i2 * f22 * f21 * f18 * f17
+ f23 * f22 * i3 * /f21 * f18 * /f17
+ /i11
+ /i7
+ f23 * /i2 * f22 * i3 * /f21 * /i20 * /f17
f18.oe = vcc
f17 := /i11
+ /f22 * /f21 * f18 * /f17
+ f22 * f21 * /f18 * /f17
+ /i2 * f22 * f21 * f18 * f17
+ /f21 * /i5 * i6 * f18 * /f17
+ /i7
f17.oe = vcc
o16 = f23 * i9 * /i15 * i10 * /i11
+ f23 * /i9 * i10 * /f14 * i11
+ f23 * i5 * /i8 * i9 * i10
+ f23 * i5 * i9 * i10 * i13
+ f23 * i9 * i10 * /i11 * i13
+ f23 * i5 * i9 * /i15 * i10
+ f23 * /i8 * i9 * i10 * /i11
+ f23 * i10 * /f14 * i11 * i13
+ f23 * /i15 * i10 * /f14 * i11
+ f23 * /i8 * i10 * /f14 * i11
o16.oe = vcc
f14 := /f22 * /f21 * /f18 * /f17
+ f22 * /i3 * /f21 * f18
+ f22 * f18 * f17
f14.oe = vcc
;-------------------------------------------------------------------
Log ...
C301904.pds
PALASM4 PARSER - MARKET RELEASE 1.5 (7-10-92)
(C) - COPYRIGHT ADVANCED MICRO DEVICES INC., 1992
***********************************
* PALASM PARSER LISTING *
***********************************
LINE # |----+----1----+----2----+----3----+----4----+----5----+----6----+
1 |;PALASM Design Description
2 |
3 |;---------------------------------- Declaration Segment ------------
4 |TITLE C301904
5 |PATTERN
6 |REVISION 1.0
7 |AUTHOR
8 |COMPANY Atari
9 |DATE 10/14/19
10 |
11 |CHIP _C301904 PAL22V10
12 |
13 |;---------------------------------- PIN Declarations ---------------
14 |PIN 1 CLK
15 |PIN 2 i2 COMBINATORIAL ; INPUT
16 |PIN 3 i3 COMBINATORIAL ; INPUT
17 |PIN 4 i4 COMBINATORIAL ; INPUT
18 |PIN 5 i5 COMBINATORIAL ; INPUT
19 |PIN 6 i6 COMBINATORIAL ; INPUT
20 |PIN 7 i7 COMBINATORIAL ; INPUT
21 |PIN 8 i8 COMBINATORIAL ; INPUT
22 |PIN 9 i9 COMBINATORIAL ; INPUT
23 |PIN 10 i10 COMBINATORIAL ; INPUT
24 |PIN 11 i11 COMBINATORIAL ; INPUT
25 |PIN 12 GND
26 |PIN 13 i13 COMBINATORIAL ; INPUT
27 |PIN 14 f14 COMBINATORIAL ; OUTPUT
28 |PIN 15 i15 COMBINATORIAL ; INPUT
29 |PIN 16 o16 COMBINATORIAL ; OUTPUT
30 |PIN 17 f17 COMBINATORIAL ; OUTPUT
31 |PIN 18 f18 COMBINATORIAL ; OUTPUT
32 |PIN 19 o19 COMBINATORIAL ; OUTPUT
33 |PIN 20 i20 COMBINATORIAL ; INPUT
34 |PIN 21 f21 COMBINATORIAL ; OUTPUT
35 |PIN 22 f22 COMBINATORIAL ; OUTPUT
36 |PIN 23 f23 COMBINATORIAL ; OUTPUT
37 |PIN 24 VCC ;
38 |
39 |;----------------------------------- Boolean Equation Segment ------
40 |EQUATIONS
41 |
42 |equations
ERROR --^ (L42/C1)
|> ERROR P136 Duplicate logic segment found for the defined chip/macro.
43 |
44 |
45 |f23 := i4
46 |f23.oe = vcc
ERROR -----^ (L46/C4)
|> ERROR P57 Illegal symbol .OE detected.
47 |f22 := /i11
48 | + f22 * /f18 * /f17
49 | + /f22 * /f21 * /f18 * f17
50 | + f22 * f21 * f18 * f17
51 | + f22 * i3 * /f21 * /f17
52 | + /i7
53 |f22.oe = vcc
ERROR -----^ (L53/C4)
|> ERROR P57 Illegal symbol .OE detected.
54 |f21 := /i11
55 | + /i2 * f22 * f21 * f18 * f17
56 | + /i2 * f22 * /i3 * /f21 * /i20 * /f18 * /f17
57 | + /i7
58 |f21.oe = vcc
ERROR -----^ (L58/C4)
|> ERROR P57 Illegal symbol .OE detected.
59 |/o19 = /i2 * i8 * i9 * i15
60 |o19.oe = vcc
ERROR -----^ (L60/C4)
|> ERROR P57 Illegal symbol .OE detected.
61 |f18 := /f22 * /f21 * /f18 * /f17
62 | + f22 * f21 * /f18 * /f17
63 | + /i2 * f22 * f21 * f18 * f17
64 | + f23 * f22 * i3 * /f21 * f18 * /f17
65 | + /i11
66 | + /i7
67 | + f23 * /i2 * f22 * i3 * /f21 * /i20 * /f17
68 |f18.oe = vcc
ERROR -----^ (L68/C4)
|> ERROR P57 Illegal symbol .OE detected.
69 |f17 := /i11
70 | + /f22 * /f21 * f18 * /f17
71 | + f22 * f21 * /f18 * /f17
72 | + /i2 * f22 * f21 * f18 * f17
73 | + /f21 * /i5 * i6 * f18 * /f17
74 | + /i7
75 |f17.oe = vcc
ERROR -----^ (L75/C4)
|> ERROR P57 Illegal symbol .OE detected.
76 |o16 = f23 * i9 * /i15 * i10 * /i11
77 | + f23 * /i9 * i10 * /f14 * i11
78 | + f23 * i5 * /i8 * i9 * i10
79 | + f23 * i5 * i9 * i10 * i13
80 | + f23 * i9 * i10 * /i11 * i13
81 | + f23 * i5 * i9 * /i15 * i10
82 | + f23 * /i8 * i9 * i10 * /i11
83 | + f23 * i10 * /f14 * i11 * i13
84 | + f23 * /i15 * i10 * /f14 * i11
85 | + f23 * /i8 * i10 * /f14 * i11
86 |o16.oe = vcc
ERROR -----^ (L86/C4)
|> ERROR P57 Illegal symbol .OE detected.
87 |f14 := /f22 * /f21 * /f18 * /f17
88 | + f22 * /i3 * /f21 * f18
89 | + f22 * f18 * f17
90 |f14.oe = vcc
ERROR -----^ (L90/C4)
|> ERROR P57 Illegal symbol .OE detected.
91 |;-------------------------------------------------------------------
%% PARSE %% Error count: 9 Warning count: 0
%% PARSE %% File processing terminated. File: C301904.pds
-
@Idek Tramielski ... deine beiden JED laufen. Der Rechner hängt sich auf wenn der Cache eingeschaltet ist was aber auch an den beiden Cache Bausteinen liegen kann da die nur 35ns haben. Original wären 25ns ...
Wären jetzt alle da bis auf ein VME Bus GAL C301903. Hat jemand eine Idee wie man das auslesen kann wenn möglich weil es ein PAL16L8 ist und kein GAL ?
-
Du meinst C301900 oder?
Welche Cache Bausteine sind bei Dir genau verbaut?
-
C301900-002 = PAL16L8 -25ns(VME BUS) (U903)
Cache Rams sind zweimal ST MK48S74-35 (Ebay aus Israel) und zweimal NMOS IMS 1630PL70. Für die letzteren habe ich noch neue 6264-70ns von Kessler.
-
Die SRAMs (U4+U5) sind bei mir IDT 7164S45P
Als TAG-RAMs (U8+U9) sind hier IDT 7164S35P verbaut.
-
Vielleicht liegt es bei mir auch daran das U903 fehlt, der Sockel ist leer. Der Rechner hängt schon beim umschalten auf 16Mhz.
-
Vielleicht liegt es bei mir auch daran das U903 fehlt, der Sockel ist leer. Der Rechner hängt schon beim umschalten auf 16Mhz.
There is a register implemented in the SCU used to select processor speed (8/16 MHz) and enable cache memory. The address decode for the register is done by PAL UA02 (Pg. 10). Bit 0 enables the cache and bit 1 selects the processor speed. The clock control signal is generated by PAL U407 (Pg. 4) and supplied to PAL U11 (Pg. 1). The cache enable signal is also supplied to PAL Ull. These signals are the multiplexed to the processor clock pin and cache enable pins of the SRAM by PAL U12 (Pg. 1).
2.2.7
68901
-
The VME bus is provided for system expansion. The bus is composed of 23 address
lines and 16 data lines. Control for the bus is provided by PAL U903 (Pg. 9) and U904
(Pg. 9). External interrupt requests to the VME bus are handled by the SCU IC U801
(Pg. 8 ).
-
C301904-001 (U6)
Die korrekten PIN Bezeichnungen darfst Du selbst anpassen. ;-)
Rein interessehalber: Ausgelesen direkt aus dem GAL? War das Kopierschutzbit nicht gesetzt?
-
C301904-001 (U6)
Die korrekten PIN Bezeichnungen darfst Du selbst anpassen. ;-)
Rein interessehalber: Ausgelesen direkt aus dem GAL? War das Kopierschutzbit nicht gesetzt?
Genau. Habe ein defektes sehr frühes Board seit Jahren im Keller. Da habe ich einfach mal mutig ausgelesen und bin fast vom Stuhl gefallen.
-
@Gaga ... hast du nicht ein altes Programmiergerät was PAL Bausteine programmieren kann?
Ich frage wegen dem U903 von Idek, vielleichht kann man das ja auch auslesen wie die 22V10 ?
-
@Lukas Frank :
es scheint, dass meine GALs etwas von Deinen abweichen. Teste mal ob sich das Verhalten des Cache mit den angehängten Files ändert.
-
Deine GALs laufen genau so wie die originalen Atari oder die von Holger. Leichte Unterschiede in den JED Dateien kommen vielleicht von den unterschiedlichen Programmen zur Erzeugung, keine Ahnung? Das kann @pakman wohl ganz genau beantworten. Für das 898 habe ich kein original Atari aber für das 909 schon.
-
Naja, die Unterschiede können auch von DeMorgan Äquivalenzen kommen, je nachdem wie man die Logik formuliert.
-
Wie sieht es eigentlich mit GAL/PALs im TT aus? (Zumindestens kann ich mich momentan nicht erinnern, ob da welche drauf sind.)
Sind welche drauf und sind bereits redesigned !
Ich bin die letzten Jahre ziemlich eingerostet (hardware- und software-mäßig, da ich beruflich die letzten 20 jahre nur mit PL/1 zu tun hatte, seit 3 Jahren aber auch mit Python, mittlerweile meine Lieblingssprache), und daher möchte ich mich hardwaremäßig wieder ein wenig auffrischen. VME-Bus wäre jetzt mein Lieblingsthema. Leider war ich nicht in der Lage, die GAL/PALs des TT in der Atari HQ1 CD zu finden... Wollte die VME-Bus-Anbindung verstehen, und eruieren, ob man nicht auch dem MegaST mit einem Mega-Bus-VME-Adapter zu einem VME-Bus a la MegaSTE verhelfen kann. Vom begrenzten Speicherbereich gegenüber dem TT weiß ich ja. Es gab hier auch mal auch ein Thema mit einem Mega-Bus-Adapter für eine VME-Grafikkarte, aber die Bilder dazu sind im Beitrag verloren gegangen, und sonst stehen dort auch keine weiteren hilfreichen Infos außer dass darauf ein IC verbaut war. Also wäre ich brennend an den Logikgleichungen der PAL/GALS des TT und des MegaST interessiert. Hat hier jemand Zugriff auf diese Dateien? Vielleicht könnten wir die getesteten letzten Versionen der GALs auch besser zusammenpacken... Ist mittlerweile auch das letzte VME-PAL C301900-002 des MegaSTE enträtselt?
lg, markus
-
Die Einbindung des VME Buses passiert nicht nur über die beiden 16V8 GALs sondern auch über die Combo GLUE und die zusätzliche TT-SCU im Mega STE und auch im Atari TT. So einfach ist das also nicht.
Bei den Grafikkarten gibt es ja einige für die 68000 CPU oder den Mega ST Bus. Da braucht es keine VME Bus Karte zumal Treiber bei der großen Matrix TC1208 oder der MACH64 garnicht mit einer 68000 CPU laufen.
-
Wollte die VME-Bus-Anbindung verstehen, und eruieren, ob man nicht auch dem MegaST mit einem Mega-Bus-VME-Adapter zu einem VME-Bus a la MegaSTE verhelfen kann.
Aus dem Kopf – gab es das nicht, einen Nachbau-Industrie-ST mit VME-Ports? Wobei ich mich nicht erinnere, ob das MegaSTE-gleich eingebunden war.
-
http://wiki.newtosworld.de/index.php?title=Rhotron_Produkt_Katalog
... gab es neben Atari Falcon, Atari TT und Mega STE auch am Anfang für den Atari ST meine ich.
-
Moin
Dokus und Unterlagen habe ich für die VME-Kisten.
Kurze PM bitte