Hardware > Hardware (Classic 16-/32-Bit)

Sonntagsrätsel: TT-RAM-Geschwindigkeitsunterschiede

<< < (2/3) > >>

mfro:
Ahja. Die MMU muß die Zugriffe auf die "geraden" 16-MB-Pages auf den MMU-Tree leiten, weil sie sonst keinen Supervisor-Speicherschutz in den untersten 16 MB (die sie "aufdröseln" muss) realisieren kann.

Logisch, eigentlich ;)

Thorsten Otto:
Mit Speicherschutz hat das nix zu tun. Die TTRs werden nur benutzt, um die I/O Addressen sowohl unter $FFFFxxxx als auch unter $00FFxxxx ansprechen zu können.

guest4215:
Was ich nicht ansatzweise verstanden habe ist, warum es für den Speicherbereich 32-48MB wieder schnell ist und insgesamt alle 16MB wechselt.

mfro:

--- Zitat von: Thorsten Otto am Mo 06.01.2020, 10:20:12 ---Mit Speicherschutz hat das nix zu tun. Die TTRs werden nur benutzt, um die I/O Addressen sowohl unter $FFFFxxxx als auch unter $00FFxxxx ansprechen zu können.

--- Ende Zitat ---

Das stimmt. Die MMU-Tables setzen nur das Mapping und ob gecached wird oder nicht.

Nichtsdestotrotz sorgt das Ummappen der I/O-Areas natürlich auch für deren SV-Protection.

czietz:

--- Zitat von: eto am Mo 06.01.2020, 10:51:26 ---Was ich nicht ansatzweise verstanden habe ist, warum es für den Speicherbereich 32-48MB wieder schnell ist und insgesamt alle 16MB wechselt.

--- Ende Zitat ---

Weil das Transparent Translation Register alle Zugriffe mit Adressbit 24 = 1 an den Translation Tables vorbei leitet.

Navigation

[0] Themen-Index

[#] Nächste Seite

[*] Vorherige Sete