Hardware > Hardware (Classic 16-/32-Bit)

Mega STE ohne Steuer PAL/GAL laufen lassen ...

<< < (11/24) > >>

Gast120501:
Lass dich mal nicht so schnell entmutigen. Die Dateien passen vom Dateidatum auf der ISO recht gut zum Serien-M-STE. Was du hier tust ist sehr wichtig und nützlich, denn mit den aufgearbeiteten und dokumentierten Dateien wäre es möglich, im Falle eines Falles so einige M-STE zu retten. Daher bitte, dran bleiben!

Gast120501:
Lass dich mal nicht so schnell entmutigen. Die Dateien passen vom Dateidatum auf der ISO recht gut zum Serien-M-STE. Derjenige, der diese Dateien auf diese CD gebrannt hat, wird schon wissen, dass das alles ist, was gebraucht wid. Was du hier tust ist sehr wichtig und nützlich, denn mit den aufgearbeiteten und dokumentierten Dateien wäre es möglich, im Falle eines Falles so einige M-STE zu retten. Daher bitte, dran bleiben! Du hast schon einiges an Zeit und Mühe da rein gesteckt, und dir von anderen helfen lassen, das soll nicht umsonst sein.

pakman:

--- Zitat von: Lukas Frank am So 13.10.2019, 12:49:31 ---... /UDE ist noch unklar? Ist das ein Tippfehler und es soll /UDS heißen oder /UWE. Ich meine /UWE ...

Und unten ist A32 ein Tippfehler und es soll A23 heißen.
CAV   =   A23 * A22 * /A21 + A23 * A21 * A20 + A32 * /A22 * A21;

Idek hatte das schon vorgeschlagen in Antwort #25 mit CS8 anstatt CLK8SEL_L.


--- Ende Zitat ---
A23 und /UWE ist richtig.
Ich habe das bei mir compiliert, Dateien anbei (.txt=.zip)

%ID
  C301905
%TYP
  GAL16V8A
%PINS
  A23  A22  CLK16  CLK8  A21  MATCH  A20  LDS  UDS
  RW  CLK16B  C8S  LWE  UWE  XDTACK  CAV  CTWE  CLK
%LOGIC

' Schreibsignal fuer das Low-SRAM
/LWE  = /UDS * /LDS * /XDTACK         * /CAV * C8S
      + /UDS *  LDS * /XDTACK * RW    * /CAV * C8S
      +  UDS * /LDS * /XDTACK * MATCH * /CAV * C8S
      +  UDS * /LDS * /XDTACK * RW    * /CAV * C8S;

' Schreibsignal fuer das High-SRAM
/UWE  = /UDS * /LDS * /XDTACK         * /CAV * C8S
      + /UDS *  LDS * /XDTACK * RW    * /CAV * C8S
      + /UDS *  LDS * /XDTACK * MATCH * /CAV * C8S
      +  UDS * /LDS * /XDTACK * RW    * /CAV * C8S;

' Schreibsignal fuer beide TagRAMs
/CTWE = /UDS * /LDS * /XDTACK         * /CAV * C8S
      + /UDS *  LDS * /XDTACK * RW    * /CAV * C8S
      +  UDS * /LDS * /XDTACK * RW    * /CAV * C8S;
             
' Taktsignal fuer die CPU, kann zwischen 8MHz und 16 MHz umgeschaltet werden
CLK   = /C8S * CLK8   ' C8S = L -> CLK =  8MHz
      +  C8S * CLK16; ' C8S = H -> CLK = 16MHz

' Invertierter 16MHz-Takt, wozu?
CLK16B = /CLK16;

' CAV = L definiert den vom Cache abgedeckten Bereich
' RAM: $000000 .. $9FFFFF  und  ROM: $E00000 .. $EFFFFF
CAV   = A23 *  A22 * /A21        ' $C...., $D.....
      + A23        *  A21 * A20  ' $B...., $F.....
      + A23 * /A22 *  A21;       ' $A...., $B.....

%END


--- Zitat ---Mein LCI Files für JEDI sieht so aus und bei dem GAL 16V8-15ns hängt der Rechner wenn man den Cache eingeschaltet siehe Beitrag #45

--- Ende Zitat ---
Vermutlich ist das File nicht "original", sondern jemand hat das "nachgebaut". Die Schreibfehler deuten darauf hin..
Dann könnten sich Fehler eingeschlichen haben
Die Checksumme in der JED-Datei (C43F5* = $43F5) stimmt auch nicht mit der in der Quelldatei angegebenen ($5297) überein.
Dazu reicht es allerdings schon, wenn nur die ID anders ist.. oder wenn das JED für ein PAL ist statt für ein GAL.

Egal. Probiere mal mein JED. Wenn das auch nicht geht (gut möglich), dann sehen wir weiter..

pakman:

--- Zitat von: Lukas Frank am So 13.10.2019, 13:23:31 ---Ich denke Arbeit an den GALs lohnt je nicht weil drei Quelltexte fehlen und man ja auch nicht weiss ob das die Quellen der GAL und PALs sind die in einem Mega STE stecken und dort Arbeiten oder nur erste Entwürfe wo fraglich ist ob die so überhaupt laufen.

--- Ende Zitat ---
Lohnt sich, weitermachen!

Lukas Frank:

--- Zitat von: pakman am So 13.10.2019, 16:08:02 ---Lohnt sich, weitermachen!

--- Ende Zitat ---

Danke für die aufbauenden Worte.

Gerade probiert mit einem Lattice GAL 16V8-15ns und auf GABI Hardware programmiert. Mega STE läuft erstmal aber wie zuvor wenn man den Cache per CPX dazu schalten will hängt der Rechner und nichts geht mehr.

Original ist doch ein PAL16L8-15ns verbaut. Kann man das denn so einfach durch ein GAL16V8 ersetzen?

Navigation

[0] Themen-Index

[#] Nächste Seite

[*] Vorherige Sete