Mega STE CPU DIL Adapter ...

[Lynxman]

Das Problem ist wenn ich GND und VCC zum Schluß mache habe ich keinen Weg und Möglichkeit mehr.

Wie kommst Du darauf?

Du musst anders denken. "Organisch"

Du denkst viel zu geradelinig.
Und Du willst offensichtlich einmal verlegte Leitungen nicht mehr ändern.

Habe jetzt die Platine größer, mal sehen wie das aussieht wenn es fertig ist.

Noch größer? Du verschenkst jetzt schon Platz!

Siehe Bild unten.
Gelb umrandet völlig unverständliche Platzverschwendung!
Gelb eingezeichnet ein alternativer Weg.
Die Doku kannst Du dann nächer am 68K Dil machen und die roten Linien nach oben schieben.
Dann kannst Du die vier Signale unten links auf blau legen und das Signal zwischen d+5V und Ground.
+5V und Ground links von der blauen Ebene auf die rote wechseln und zu den Pins. Da würde ich dann noch 2x100nF am Dil-Sockel spendieren.

Autorouter und dann entflechten ist auch kein gangbarer Weg wie ich finde !?!

Autorouter die so was vernünftig können kann man sich als Privater nicht leisten.
Und wenn man sie zur Verfügung hat geht einiges an Zeit drauf diese Router zu konfigurieren.

Wenn man bei Eagle (etc) beim Autorouter nur auf Start drückt kommt nichts gescheites raus.
Auch bei diesen Routern kann man Settings vornehmen, was sie allerdings nicht wirklich gut macht.

[Guus.Assmann]

Wenn ich eine Platine mache, verwende ich eigentlich (fast) nie ein Auto-router. Und wenn, dann mach ich immer viele Verbesserungen und entferne so viel wie möglich die VIA's. (Durchkontaktierung)
Ach mach ich so wenig wie möglich 90-Grad Spuren.
So viel wie nür geht alles 45 Grad. Im algemeinen bekommt man dann kürtzere Leiterbahnen.

Ich "schreibe" auch immer Merkzeichen im Küpfer. (Projectname, Datum) Damit weiss ich auch immer wo die Komponenten drauf gehen. (Oft kein Aufdrück, weil selber Ätzen)

Auch mach ich oft die ganze Lötfläche zür Masse und die Teilenseite als Plus-Fläche. (Spart Ätzmittel)
Durchkontaktierungen so oft wie's geht auf Pins / Componenten.

MFG/
Guus

[Lukas Frank]

Bin jetzt erstmal fertig. Das ist jetzt ein Weg für Änderungen bzw. Optimierungen ...

[Arthur]

Wenn ich eine Platine mache, verwende ich eigentlich (fast) nie ein Auto-router. Und wenn, dann mach ich immer viele Verbesserungen und entferne so viel wie möglich die VIA's. (Durchkontaktierung)
Ach mach ich so wenig wie möglich 90-Grad Spuren.
So viel wie nür geht alles 45 Grad. Im algemeinen bekommt man dann kürtzere Leiterbahnen.

Ich "schreibe" auch immer Merkzeichen im Küpfer. (Projectname, Datum) Damit weiss ich auch immer wo die Komponenten drauf gehen. (Oft kein Aufdrück, weil selber Ätzen)

Auch mach ich oft die ganze Lötfläche zür Masse und die Teilenseite als Plus-Fläche. (Spart Ätzmittel)
Durchkontaktierungen so oft wie's geht auf Pins / Componenten.

MFG/
Guus

Das sind gute Tipps die ich mir auch so gedacht habe. Bei Franks Layout scheinen die äußeren Bahnen zum Teil etwas länger als die inneren. Bei dem geringen Takt kann man das wohl vernachlässigen, sonst gefällt mir das es sehr Übersichtlich ist. Schade das ich mich bisher mit keinem PCB Programm anfreunden konnte.

[Lukas Frank]

@Lynxman ... 100 oder 220nF kann ich auch direkt an die beiden DIL GND und VCC Pins löten. Die sind ja nur einen Pin auseinander.

[Lukas Frank]

Bei dem geringen Takt kann man das wohl vernachlässigen ...

Ich denke mal im geringen Mhz Bereich ist das uninteressant. Wie sollen denn alle Leiterbahnen ungefähr die gleiche Länge haben, da müsste die Platine drei bis viermal zu groß sein.

[shock__]

Bei dem geringen Takt kann man das wohl vernachlässigen ...

Ich denke mal im geringen Mhz Bereich ist das uninteressant. Wie sollen denn alle Leiterbahnen ungefähr die gleiche Länge haben, da müsste die Platine drei bis viermal zu groß sein.

Bei den 8MHz im ST ist das idT uninteressant ... interessant wirds ab ca. 25, kritisch ab 40.

[Lukas Frank]

Heute mal eingebaut und arbeitet gut ...

[tuxie]

Da könntest du ja mal die Lightning und Storm Testen?

[Lukas Frank]

Lightning ST und Magnum ST kann ich probieren. Die einzige Storm ST die ich habe ist fest verbaut und da komme ich so einfach nicht ran. Baue ich nicht mehr aus.

Edit: Gerade mal etwas probiert ...  (TOS 2.06 / 8Mhz / Cache aus / Blitter aus)


Magnum ST - Rechner bootet nicht mehr, Bildschirm bleibt schwarz

Lightning ST - Rechner bootet. Meine CF am IDE Bus wird richtig erkannt aber keinerlei Partitionen erkannt. Ein USB Stick wird unter TOS 2.06 erkannt aber ohne Partitionen, genau wie beim IDE Port. Unter HDDriver wird der IDE und USB Bus aufgeführt aber ohne edliche Partitionen.

TF520 - Rechner bootet nicht mehr, der Bildschirm bleibt schwarz.

[czietz]

Lightning ST - Rechner bootet. Meine CF am IDE Bus wird richtig erkannt aber keinerlei Partitionen erkannt. Ein USB Stick wird unter TOS 2.06 erkannt aber ohne Partitionen, genau wie beim IDE Port. Unter HDDriver wird der IDE und USB Bus aufgeführt aber ohne edliche Partitionen.

Schalte mal in HDDRIVER und im Lightning-Treiber (BLITZ_ST.PRG) die Blitterunterstützung aus. Ändert das was?

[Lukas Frank]

Wenn ich in beiden also BLITZ_ST und beim HDDriver den Blitter abschalte geht es. Seltsam ist für mich das der Blitter im Mega STE wenn der Rechner original ist ohne Fehler funktioniert.

[czietz]

Wenn ich in beiden also BLITZ_ST und beim HDDriver den Blitter abschalte geht es. Seltsam ist für mich das der Blitter im Mega STE wenn der Rechner original ist ohne Fehler funktioniert.

Ja, nun, wenn der Rechner original ist, sind ja auch weder das das IDE-Interface noch das USB-Interface der Lightning ST drin... Designbedingt kommt im MegaSTE der Blitter nicht zur CPU durch, d.h. auch nicht zu jeglicher Peripherie, die im CPU-Sockel steckt.

[Lukas Frank]

... zweite Platine.

[Lukas Frank]

Da könntest du ja mal die Storm Testen?

Also die Magnum ST funktioniert ja nicht aber die Storm ST funktioniert.

Eine PAK68/2 bootet aber Programme bomben oft egal ob TOS auf der PAK oder dem Mainboard aktiv ist.

[tuxie]

Schalte mal den Cache aus, daran könnte es liegen.
Eventuell auch das Boarddesign spielt da eine rolle, gibt da ja einige Designregeln die man einhalten sollte. Wie z.b. keine 90grad Winkel in den Leiterbahnen, Wie liegt das Taktsignal? Ist das speziell behandelt ?

[Lukas Frank]

Meinst du die PAK68/2-020 ?

Cache auf der PAK ist natürlich aus. Mega STE bootet mit 8Mhz und Cache aus. TOS auf dem Mainboard ist TOS 2.06.

[jeloneal]

Mal ne ganz andere Frage: müssen denn die Erweiterungen immer übereinander gestapelt sein? Die CPU Verlegeplatine von Frank hat mich auf die Idee gebracht. Wäre es denn denkbar und technisch machbar, zwei parallele Stapel zu bauen? Wenn man mal von der Verlegeplatine ausgeht, könnte man ja auf der Oberseite sowohl den verlegten Sockel bestücken, als auch über dem ursprünglichen Sockel einen Sockel setzen und bestücken.

Ist das völliger Unsinn wegen Signallaufzeiten etc. oder hat das gar schon jemand probiert? Würde ja vertikal Platz sparen wenn man in der Horizontalen den Raum hat.

[Lukas Frank]

Das geht schon denke ich ...

Schaltungstechnisch liegen die Erweiterungen übereinander ja auch Parallel. Das hat jetzt aber nichts mit dem PLCC auf DIL Adapter zu tun, oder?

[jeloneal]

Das hat jetzt aber nichts mit dem PLCC auf DIL Adapter zu tun, oder?

Stimmt, sorry, wollte das eigentlich in dem Thread mit der Platine fragen.

Danke trotzdem!