Hardware > Hardware (High-End)
Fastram mit PAK68/2 ...
Lukas Frank:
Das mit deinem GAL ohne SRAM kann ich gerne mal aufbauen. Die knapp 8,- Euro für ein SRAM von 4 für die Katz ist nicht so schön ...
Wie müsste dein GAL denn aussehen ohne die ChipSelekt Signale cs8 bis 11 die ich ja nicht brauche ...
--- Code: ---;PALASM Design Description
;
; (c) M.Vlkel GK _Computer Freiburg
;
; Address Decoder fr On Board Speicher FAST-RAM
;
;
; Fr ATARI ST 0100 0000-0107 FFFF TT-Fast-Ram
; 4.11.93
; 08.07.94 neue Version
;------------------------------------------------------------------------
;---------------------------------- Declaration Segment ------------
TITLE 68020-16 PAK
PATTERN P20-20 = U12_ram
REVISION 1
AUTHOR Manfred Vlkel gendert J.Reinecke c't 10/92 AMIGA-Muster
COMPANY GK Computer
DATE 06/01/91
CHIP _p20_20n PALCE22V10
;---------------------------------- PIN Declarations ---------------
PIN 1 /as_20 COMBINATORIAL ; INPUT
PIN 2 /cpuspace COMBINATORIAL ; INPUT
PIN 3 siz0 COMBINATORIAL ; INPUT
PIN 4 siz1 COMBINATORIAL ; INPUT
PIN 5..10 a[18..23] COMBINATORIAL ; INPUT
PIN 11 a[29] COMBINATORIAL ; INPUT
PIN 12 GND
PIN 13 a[24] COMBINATORIAL ; INPUT !!!! VORHER: a[30] !!!
PIN 14 a1 COMBINATORIAL ; INPUT
PIN 15 a0 COMBINATORIAL ; INPUT
PIN 16 bank_0 COMBINATORIAL ; OUTPUT !!!! VORHER: a[16] !!!!
PIN 17 /cs11 COMBINATORIAL ; OUTPUT
PIN 18 /cs10 COMBINATORIAL ; OUTPUT
PIN 19 /cs9 COMBINATORIAL ; OUTPUT
PIN 20 /cs8 COMBINATORIAL ; OUTPUT
PIN 21 /dsack1 COMBINATORIAL ; OUTPUT
PIN 22 /dsack0 COMBINATORIAL ; OUTPUT
PIN 23 bank_1 COMBINATORIAL ; OUTPUT !!!! VORHER: a[17] !!!!
PIN 24 VCC
; die PINs bank_0, bank_1 werden mit den nun abgebogenen PINs CE2 (PIN 30)
; der statischen RAMs verbunden, bank_0 geht an die unteren, bank_1 an die
; oberen 512 kB (alle RAMs einer Bank miteinander verbinden)
string uucs '( /a0 * /a1 ) '
string umcs '( /a1*siz1 + a0*/a1 + /a1*/siz0 )'
string lmcs '( a0*/a1*/siz0 + /a1*siz0*siz1 + /a1*/siz0*/siz1 + /a0*a1 )'
string llcs '( a1*siz1 + a0*a1 + /siz0*/siz1 + a0*siz0*siz1 )'
string fram '( a[24] * /a[23] * /a[22] * /a[21] * /a[20] )'; 1 MB
string romE0 '(/a[24] * a[23] * a[22] * a[20] * /a[20] )'; E0
;----------------------------------- Boolean Equation Segment ------
EQUATIONS
MINIMIZE_ON
cs11 = as_20 * /cpuspace * uucs;
cs10 = as_20 * /cpuspace * umcs;
cs9 = as_20 * /cpuspace * lmcs;
cs8 = as_20 * /cpuspace * llcs;
bank_1 = /a[19] * fram;
bank_0 = a[19] * fram;
dsack0.trst = as_20 * /cpuspace * fram
dsack1.trst = as_20 * /cpuspace * fram
dsack0 = as_20 ;
dsack1 = as_20 ;
--- Ende Code ---
Und reicht nur A24 für die 16MB auf der Fastramkarte aus? Und ist der Buserror damit Geschichte beim Zugriff auf das Fastram oberhalb der ersten 16MB?
STERM ist ja nur ein Ausgang auf der Fastramkarte. Möglichkeit eins wäre STERM auf einen Eingang vom GAL zu führen und damit DSACK0 und 1 zu erzeugen um dem Buszugriff abzuschliessen. Oder STERM ausser acht zu lassen und den Busabschluss ausschliesslich im GAL zu erzeugen.
Lynxman:
--- Zitat von: 1ST1 am Di 07.03.2017, 12:44:15 ---Das mit den 512 MB darfst du gerne noch mal deiner Großmutter erzählen.
--- Ende Zitat ---
Ich denke da hat er sich vertippt und meint 512K. ;)
Lukas Frank:
Bei Kessler haben die 512kBx8 DIL32 SRAM für 5,69 Euro ...
- 628512-LP55 SRAM = AS6C4008-55PCN -
joejoe:
Ergibt - ohne das mit meiner seligen Großmama zu diskutieren ; - immerhin 2 MegaByte FastRAM bei einer Lage. Ist natürlich immer noch weit von den 16MB DRAM Deiner TT-Karte entfernt, sollte aber mindestens genausoschnell sein (und z.B. für NVDI viel bringen). Es gibt (gab?) auch noch die schmalen Cache-SRAMS mit nur 15ns Zugriffszeit. Ob es die größer 1MBit gab, keine Ahnung.
Aber nochmal zu Erinnerung:
Wenn das SRAM nicht anstelle des ROMs eingesetzt wird, brauchst Du ein GAL zusätzlich.
Falls ROMRAM oder die anderen Tools auch ein gepatchetes TOS 3.06 ins ST-RAM laden können kann das ROM in den 32bit Fassungen der PAK direkt durch das SRAM ersetzt werden und es braucht kein Doppelstock-GAL.
Ich vermute allerdings stark, dass auch U6 (P20_22) mit A24 versorgt werden muss (und das das auch bisher die Funktion Deine FastRAM-Variante torpediert). In Deinen Quellen zu U6 steht ja
--- Zitat ---****************************************************************
P20_22.PDS 1779
****************************************************************
;PALASM Design Description
;
; ATARI ST
;
; Address Decoder fr FPU , schnellen ROM Zugriff
; Buserror, CPUSPACE, ...
;
; Jumper 2 : System ROM auf PAK
; 3 : deaktivert PAK Mem , erlaubt die verwendung von
; A24 - A31 als TAG Bits in mancher Software
; ( z.B. Tempus 2.0 )
; 4 : deaktiviert FPU d.h. erzeugt buserror
;
;---------------------------------- Declaration Segment ------------
TITLE PAK 68020-16
PATTERN p20_22
REVISION 1
AUTHOR M.V”lkel
COMPANY GK Computer
DATE 08/10/91
CHIP _p20_22 PALCE20V8
;---------------------------------- PIN Declarations ---------------
PIN 17 /csfpu COMBINATORIAL ; OUTPUT
PIN 18 /cpuspace COMBINATORIAL ; OUTPUT
PIN 19 /cycle_00 COMBINATORIAL ; OUTPUT
PIN 20 /romsel COMBINATORIAL ; OUTPUT
PIN 21 /berr_20 COMBINATORIAL ; OUTPUT
PIN 22 /berr_00 ; INPUT
PIN 23 /as_20 ; INPUT
PIN 11 /jp2 ; INPUT
PIN 15 /jp3 ; INPUT
PIN 16 /jp4 ; INPUT
PIN 1..8 a[16..23] ; INPUT
PIN 9 a29 ; INPUT
PIN 10 a30 ; INPUT
PIN 13 fc0 ; INPUT
PIN 14 fc1 ; INPUT
; ROM Adressen :
; sysrom = Systemrom ATARI FC0000 - FCFFFF
; addmem = " E00000 - EFFFFF
STRING adrFC 'a[23] * a[22] * a[21] * a[20] * a[19] * a[18] '
STRING sysrom '(adrFC * (/a[17]*/a[16] + /a[17]*a[16] + a[17]*/a[16] ))'
STRING addmem '( a[23] * a[22] * a[21] * /a[20] )'
;----------------------------------- Boolean Equation Segment ------
EQUATIONS
MINIMIZE_ON
cycle_00 =/( a30 * /a29 * /JP3
+ sysrom * jp2
+ addmem
+ fc0 * fc1 * /a[16] * a[17] * /a[18] * /a[19] ; fpu
)
romsel = /JP2 * sysrom
csfpu = fc0 * fc1 * /a[19] * /a[18] * a[17] * /a[16] * /JP4 ;
cpuspace = fc0 * fc1 ;
;---------------------------------------------------------------------
; Buserror wird erzeugt bei |
; |
; Buserror vom 68000 System |
; FPU Select wenn JP4 gesteckt d.h. keine FPU im System |
; (erlaubt Software Emulation der Line F Befehle) |
; Breakpoint ACK cycle ( braucht 68851 PMMU ) |
; Access Level fetch " " " |
;---------------------------------------------------------------------
berr_20 = as_20 * ( berr_00
+ fc0 * fc1 * /a[19] * /a[18] * a[17] * /a[16] * JP4
+ fc0 * fc1 * /a[19] * /a[18] * /a[17] * /a[16]
+ fc0 * fc1 * /a[19] * /a[18] * /a[17] * a[16]
);
;----------------------------------- Simulation Segment ------------
SIMULATION
;-------------------------------------------------------------------
--- Ende Zitat ---
Statt a30 oder a29 sollte dann A24 ans GAL gelegt werden und weiterhin die GAL-Gleichungen passend um A24 erweitert werden.
Insbesondere cycle_00 kann so nur zu einem Doppel-Zugriff auf das FastRAM und das ST-Ram führen; das kann so nicht funktionieren.
Ich weiß nicht, ob U6 in meiner im andern Thread geposteten Variante dabei war, falls nicht suche ich nochmal danach.
joejoe:
U6 ist nicht drin, habe es bisher auch nicht gefunden.
Leider hatte ich damals vor dem Verkauf meiner gepatchten PAK auf ebay keine Bilder beiseite gelegt, daher kann ich nur aus dem Gedächnis (schwach, siehe den halben Gigayte-ST) wiedergeben.
Navigation
[0] Themen-Index
[#] Nächste Seite
[*] Vorherige Sete
Zur normalen Ansicht wechseln