Die Frage ist: Wenn schon der Clock nicht richtig gemessen wird, kann man dann den anderen Signale vertrauen? Wenn STERM auf der PAK tatsächlich nie "low" wird, dann gefallen der MMU ja nicht mal die Eingangssignale... Du bist Dir auch sicher, einen Zugriff auf das Fast-RAM aufgezeichnet zu haben und nicht irgendwelche anderen Lese- oder Schreibzugriffe, die immer auf dem Bus stattfinden? So sehe ich in "schreiben_pak.png" keinen einzigen Schreibzugriff, R/W ist immer high.
Was mir gerade noch auffällt: Hat der Clock 16 MHz? Dann muss Dein Logic-Analyzer mit mind 32 MS/s Sampling-Rate arbeiten (eher noch mehr), um die richtig abzutasten.