PAK68/2 Platinen Projekt ...

[czietz]

Kann man denn synchrones DRAM (SDRAM) auch asynchron betreiben, wie es im Atari üblich/(nötig?) wäre?

[joejoe]

Das S in SDRAM hat leider nichts mit static zutun, die Betonung liegt immer noch auf D (dynamic) RAM, also zyklischer Refresh etc. nötig. d.h. in der Regel auch deutlich höhere Strombedarf.

Zudem ist SDRAM -zumindedt in den klassischen Formen mit 66MHz oder 133MHz zwar in den attraktiven Größen sicher verbeiteter gewesen als z.B. EDO-RAM, und damit günstiger zu haben. Aber langfristig ebenso eine Sackgasse wie PS/2-Riegel (wer weiß denn, wie lange die ATaris noch leben?

[SolderGirl]

Kann man denn synchrones DRAM (SDRAM) auch asynchron betreiben, wie es im Atari üblich/(nötig?) wäre?

Gute Frage. Ich habe keine Ahnung, wie gesagt, ich hab mir nur mal das Pinout angeschaut und eine kurze Beschreibung gelesen, und der erste Eindruck war, das zumindest die Signale im großen und ganzen gleich sind. Abgesehen vom Pegel natürlich.

Das S in SDRAM hat leider nichts mit static zutun, die Betonung liegt immer noch auf D (dynamic) RAM, also zyklischer Refresh etc. nötig. d.h. in der Regel auch deutlich höhere Strombedarf.

Stimmt. Aber ich glaube die SD-DIMMs hatten von den Chips her eher weniger Strombedarf als die älteren Chips auf den PS/2-Modulen wegen der moderneren Fertigungstechniken. Das könnte sich halbwegs ausgleichen. Außerdem haben die DIMMs wohl eine Autorefresh-Funktion, so das man sich darum zumindest Schaltungstechnisch nicht wirklich kümmern müsste. Und selbst wenn, bei den PS/2ern klappt das ja auch irgendwie.

Zudem ist SDRAM -zuminset in den klassischen Formen mit 66MHz oder 133MHz zwar in den attraktiven Größen sichj verbeiteter gewesen als z.B. EDO-RAM, und damit günstiger zu haben. Aber langfristig ebenso eine Sackgasse wie PS/2-Riegel (wer weiß denn, wie lange die ATaris noch leben?

Stimmt auch. Aber ich glaube es wird deutlich schwieriger, wenn nicht gar unmöglich, DDR-RAM am Atari zu betreiben. Von dem her ist eigentlich alles mehr oder weniger Sackgasse.
Die einzige andere Möglichkeit wäre, etwas komplett eigenes zu machen, sozusagen einen neuen Standard für Speicherriegel zu entwickeln. Allerdings denke ich das wäre bei den verfügbaren technischen und humanen Resourcen ein epochales Projekt was vermutlich nie fertig werden würde.

[joejoe]

Nun ja, mehrere -aktuelle, wie auf der MonSTer-  SRAMS parallel geschaltet benötigen keinen neuen Standard. Die wären zwar etwas teurer als DRAMs aber ungleich einfacher anzusteuern.

[Lukas Frank]

Die ersten PPC Apple Macintosh hatten 5V SDRAM Riegel z.B. die 8200 und 9600 Modelle, meine ich. Ist aber sehr schwer zu bekommen ....

Die CT60 hat doch mit dem 68060 auch SDRAM ...

Ich würde immer noch eine Magnum TT mit PS/2 Ram gut finden, da auch EDO funktioniert. So schwer sind die gar nicht zu bekommen. Müssen ja nicht immer zwei 128MB Riegel sein ...

Ich mache mal einen Schaltplan mit dem SRAM die Tage ...

[czietz]

Kann man denn synchrones DRAM (SDRAM) auch asynchron betreiben, wie es im Atari üblich/(nötig?) wäre?

Gute Frage. Ich habe keine Ahnung, wie gesagt, ich hab mir nur mal das Pinout angeschaut und eine kurze Beschreibung gelesen, und der erste Eindruck war, das zumindest die Signale im großen und ganzen gleich sind. Abgesehen vom Pegel natürlich.

Der signifikante Unterschied ist das Vorhandensein eines Clock-Signals. Wenn Du Dir das Timing von SDRAM anguckst http://techwww.in.tu-clausthal.de/site/Dokumentation/IC_digital/Speicher/SDRAM/HY57V653220B/SDRAM_timing.pdf dann siehst Du, dass alles synchron zum Takt passiert und mit der passenden Latenz. Damit ist ein SDRAM-Controller im CPLD aufwändiger als ein DRAM-Controller.

[neogain]

offtopic: @SolderGirl, schick mir bitte deine Adresse per PN, dann schicke ich dir Leerplatinen, wo ich in den tiefen meiner Kartons gefunden habe, zusammen mit EEPROMS und dem GAL (beschrieben). Mußt dir nur noch den Inverter zulegen und den ATTiny13. Gibt es ja günstig. Ich schreibs deswegen hier rein, weil über PNs keine Bilder gehen.

[Lukas Frank]

Habe mal ein wenig Google bemüht und dachte es gib sowas wie HCT245 mit 5V Ein und 3V aus aber dem ist wohl nicht so. Es gibt diese VHCT245 die wohl 3V tolerant sind aber das nutzt ja nichts wenn die den 5V Pegel mit 5V weiter an die SRAM Bausteine weitergeben.

Es gibt wohl so AN10441 irgendwas das sind FET Transistoren mit einen Pullup an 5V und am anderen Anschluß an 3V. Aber die gibt es so einfach nicht zukaufen.

Ehrlich gesagt Missfällt mir diese ganze 3V Geschichte ...

[czietz]

Habe mal ein wenig Google bemüht und dachte es gib sowas wie HCT245 mit 5V Ein und 3V aus aber dem ist wohl nicht so. Es gibt diese VHCT245 die wohl 3V tolerant sind aber das nutzt ja nichts wenn die den 5V Pegel mit 5V weiter an die SRAM Bausteine weitergeben.

Doch, es gibt spezielle 245er mit zwei Versorgungsspannungen für Pegelumsetzung. Du kannst Dich ja mal ein bisschen durch die Liste klicken: http://www.nxp.com/products/discretes-and-logic/logic/voltage-level-translators:MC_29482. Und dann gibt es noch Logikfamilien, die Du aus 3,3V versorgst, die aber 5 V an den Eingängen vertragen und somit auch die Pegelwandlung von 5 V auf 3,3 V vornehmen können.

Es gibt wohl so AN10441 irgendwas das sind FET Transistoren mit einen Pullup an 5V und am anderen Anschluß an 3V. Aber die gibt es so einfach nicht zukaufen.

AN10441 ist nur die Nummer der "Application Note" von NXP, die deren Level-Shifter beschreibt. Die Teile selbst heißen GTL20xx. Sie haben den Vorteil, dass sie bidirektional sind, ohne dass man die Richtung vorgeben muss. In der Firma setzen wir sie in einem unsere Produkte ein. Sie tun genau, was sie sollen. Sie sind für wenig Geld z.B. bei Farnell oder Digikey erhältlich.

[joejoe]

Ein paar Links auf mögliche Bustreiber-Kandidaten:

74LCX245, 3,3V Bustreiber mit 5V toleranten Eingängen:
https://www.google.de/url?sa=t&rct=j&q=&esrc=s&source=web&cd=4&cad=rja&uact=8&ved=0ahUKEwjaqo7KtbjNAhXI6xQKHQjdD5gQFgg1MAM&url=https%3A%2F%2Fwww.fairchildsemi.com%2Fdatasheets%2F74%2F74LCX245.pdf&usg=AFQjCNERfgJr1TraDh-QMCMZ-fPKg2KU-Q&bvm=bv.124817099,d.d24

oder eine dual voltage Variante F74LVXC4245:
https://www.google.de/url?sa=t&rct=j&q=&esrc=s&source=web&cd=5&cad=rja&uact=8&ved=0ahUKEwjaqo7KtbjNAhXI6xQKHQjdD5gQFgg8MAQ&url=https%3A%2F%2Fwww.fairchildsemi.com%2Fdatasheets%2F74%2F74LVXC4245.pdf&usg=AFQjCNHs95JxnzPV3Zz1rVoFgsrWhZz9Aw&bvm=bv.124817099,d.d24

oder direkt bei farnell:
http://de.farnell.com/webapp/wcs/stores/servlet/Search?catalogId=15001&exaMfpn=true&mfpn=74LVC8T245PW%2C118&categoryId=&langId=-3&searchRef=SearchLookAhead&storeId=10161&showResults=true 60Cent das Stück in SMD.
8 Stück (4x Daten und 4x Adressen)  davon und sämtlich 3,3Volt Bedenken sind passe.

[Lukas Frank]

Ich würde vorschlagen anstatt der 245 Pegelwandler die auch noch Enable und Dir Anschlüsse beschaltet haben wollen. Besser die NXP GTL2003 8-bit Pegelwandler zu benutzen. Das würde alles um einiges Einfacher machen. Man braucht vier Bausteine für die Datenleitungen und vier für die Adressleitungen und dann noch einen Baustein für das GAL um die CS Eingänge der SRAM Bausteine anzusteuern.

->   http://www.nxp.com/documents/data_sheet/GTL2003.pdf

[Lukas Frank]

Ich habe noch sieben Platinen.

Ich kann auch komplett aufgebaute und getestete anbieten ...

[STarship]

Hallo,

Ich habe noch sieben Platinen.

Ich kann auch komplett aufgebaute und getestete anbieten ...

Das wäre erstmal nicht uninteressant (aufgebaut und getestet klingt gut )...

Aber...

Also ich hab mir mal am Stück den ganzen Thread durchgelesen, nun steh ich erst recht auf dem Schlauch. Die PAK um die es hier geht ist doch, soweit ich das rauslesen konnte, (nur?) für den Mega ST gedacht? Im TT würde sie ja wenig Sinn machen. Dann kam aber mehfach die Magnum TT zur Sprache, und ob denn die PAK mit der Magnum harmoniert. Die Magnum ist doch aber wieder nur für den TT gedacht?

Also mich würden ja beide Karten interessieren (für die jeweiligen Rechner), aber inwiefern die beiden etwas miteinander zu tun haben, überfordert mich jetzt ein wenig...  ich werde das Gefühl nicht los, etwas wichtiges überlesen zu haben


VG

Sven

[ditto]

Die PAK2 kannst du in jeden ST bauen, der eine 64-polige DIP CPU hat. Es gibt auch Adapter für den MegaSTE, oder zumindest eine Anleitung dafür, meine ich gelesen zu haben.
In meinem MegaST werkelt zur Zeit eine PAK3/020, die ich bei ebay ergattern konnte. Zudem ist dazu eine Mega4000 Adapterplatine mit ET4000 Grafikkarte eingebaut, eine Marpet 4MB Speichererweiterung und eine MagnumST mit 8MB Speicher und schaltbarem TOS 2.06 und Magic. In diesem Fall nur 8 statt 16 MB, wegen dem Speicherbereich der Grafikkarte. Ohne Grafikkarte könntest du auch 16MB einsetzen.
Es läuft alles rel. gut miteinander. Das einzige Manko, welches ich noch nicht gelöst habe ist, daß ich das TOS auf der PAK3 disablen und stattdessen das TOS auf der Magnum nehmen muß. Das hat den Nachteil, das es nicht, wie auf der PAK 32 bittigen Zugriff hat, sondern nur 16 bit. Damit verschenke ich noch etwas Leistung der PAK.
Somit denke ich, das die PAK2 sich auch mit der MagnumST vertragen wird. Beide habe ich hier, die ich auch in einem weiteren MegaST einbauen will, leider fehlt mir momentan die Zeit und auch ein bischen die Lust dazu.
http://forum.atari-home.de/index.php?topic=12862.0

Sollte dich explizit die MagnumTT interessieren, würde ich lieber auf die IDE-Fastram-Karte von pakman, tuxie und gaga warten.

[Lukas Frank]

Die Magnum TT mit auf der PAK68/2 Platine würde nur dazu dienen zusätzliches Fastram zu haben ...

Die PAK68/2 ist für alle Atari ST egal ob Mega oder etwas anderes. Bei den anderen kommt nur das Gehäuse Problem hinzu, da es viel zu klein ist. Beim Mega ST passt es so ...

[Lukas Frank]

Das PAK/3 gepatche TOS 3.06 läuft sehr gut auf der PAK68/2. Allerdings nicht mit der MonSTer Erweiterung, mit der geht es seltsamerweise nur wenn die vier 27C512 Eproms mit TOS 2.06 auf der PAK68/2 sind. Auf einem Atari Mega ST Mainboard mit TOS 1.04 drauf funktioniert es aber einwandfrei. Erst dachte ich es liegt daran das wir nur 2-Layer Platinen haben aber damit hat es nichts zu tun. Dann kann das Abenteuer Fastram ja bald losgehen ...

Pascal hat schon mit dem Layout angefangen ...

[Guus.Assmann]

Meinen Pak68/2 bootet nür wenn irgend einen Tos im MB steckt.
Und der Blitter muss auch ausgeschaltet sein, denn der kann nicht zugreifen auf das Pak-OS.
Mit Blitter an, wirdt den Bildschirm nicht gut augebaut, der Rechner bleibt aber am laufen....
MFG/
Guus

[Lukas Frank]

Das Problem mit dem Blitter hat die PAK68/3 auch ...

Beim TOS 3.06 für die PAK wird der Blitter gleich ausgeschaltet falls vorhanden. Das TOS 3.06 für die PAK68/3 läuft auch sehr gut auf der PAK68/2 in vier 27C010 Eproms oder Proms.

Als Voraussetzung ist allen PAK68 Karten gleich das diese ein kleines TOS (irgendwas) auf dem Mainboard brauchen um das 32bit breite TOS auf der Karte selber booten zu können.

[1ST1]

Für die PAK muss unbedingt ein TOS auf der Hauptplatine stecken, weil ein paar Adressen davon den Resetvektor beinhalten, der aus Prozessorsicht an einer ganz anderen Stelle im Adressraum liegt als der Rest von TOS. Bei dem ROMs auf der PAK ist dieser Resetvektor nicht auf die für den CPU-Start benötigte Adresse ummaskiert. Ohne TOS auf der Hauptplatine würde die CPU beim Reset den Resetvektor nicht finden. Soweit ich mich erinnere, muss es auch ein TOS 1.04 auf der Hauptplatine sein, denn nur dessen Resetvektor zeigt auch auf die richtige Einsprungadresse in TOS 2.06.

Zum Blitter: Ein 68020-16 oder gar eine 68030 ist schneller als der Blitter. Der Blitter bringt garnix. Allerdings wundert mich, dass mit Blitter scheinbar Müll kommt. Bei meiner PAK 68/2 ging das, der Blitter funktionierte ganz normal, nur eben waren alle GEM-Benchmarks zum Blitting, Fenster zeichnen usw. langsammer als wenn der Blitter ausgeschaltet war. Ich habe den Blitter damals daher wieder ausgebaut und in einen anderen ST ohne PAK eingesetzt.

[Lukas Frank]

TOS 1.02 geht auch, ebenso KAOS. KAOS ist ja im Grunde ein gepatches 1.04 ...