Hardware > Hardware (Classic 16-/32-Bit)

PAK68/2 Platinen Projekt ...

<< < (30/48) > >>

joejoe:
Das Bild dieser Variante spricht gegen das Duchschleifen durch das CPLD:
http://www.fairlite.co.uk/AtariKit//monster/3monSTEr.JPG

Hier liegt das RAM (physikalisch) inmitten des ST-BUS (also garantiert 5V) PLCC-Steckers
soetwas würde niemand designen, wenn sämtliche SRAM Adress- und D<tenleitungen zusätzlich zu den 64 CPU-Leitungen durch den Stecker geführt werden müssen.

Lukas Frank:
Bustreiber für zu viele Bausteine und/oder Pegelwandler würden das ganze viel zu komplex werden lassen ...

joejoe:
Wieso, es werden doch minimal nur 4 Stk für die Datenleitungen benötigt?
Die Adressleitungen sind unidirektional, da spricht wenig gegen Spannungsteiler, wenn es denn tatsächlcih notwendig wird.

Lukas Frank:
Wenn ich Geld über habe kann ich das mal Testen wenn czietz mir bei den GALs hilft ...

Ich baue mal wenn die PAK68/2 Geschichte abgearbeitet ist eine Magnum TT auf Lochraster mit nur einem Simm Steckplatz auf. Habe noch einige PS/2 Simms, auch ein 64MB Modul.

joejoe:
Die Datenbustreiber mit dualer Spannungsversorgung  würden auch (zumindest für den Datenbus) das von Dir angesprochene "Problem" mit den vielen ?? parallelen SRAMs lösen.
z.B. https://www.google.de/url?sa=t&rct=j&q=&esrc=s&source=web&cd=1&ved=0ahUKEwi_sZzIpaPNAhXrDpoKHR9jB9UQFggeMAA&url=http%3A%2F%2Fwww.nxp.com%2Fdocuments%2Fdata_sheet%2F74LVC_LVCH8T245.pdf&usg=AFQjCNFdLe_enYUG-Weamb12VZQpEUTX3A&cad=rja

Navigation

[0] Themen-Index

[#] Nächste Seite

[*] Vorherige Sete