Diese ganzen A, B, E, D Gleichungen in dem einen GAL sind ja "registered" und nicht "combinatorial" Logik, man beachte das "<-" in den Gleichungen, d.h. alle Wechsel dort sind sowieso synchronisiert zum 8-MHz-Systemtakt und hängen damit *nicht* (EDIT!!!) besonders von der Durchlaufzeit durch das GAL ab. Man muss sich das mal aufmalen. Das dient auch primär nicht der Verzögerung irgendwelcher Signale sondern dem Erzeugen eines korrekten E-Takts mit 800 kHz für das 6800-Interface, das der 68020 nicht mehr hat.
Tatsächlichen Einfluss hat die Durchlaufzeit (und damit der "speed grade" des GALs) im anderen GAL, bei der Erzeugung des Chip-Select-Signals für die FPU, wo einmal /CLK (der Systemtakt) und einmal /CLKD (verzögerter Systemtakt) einfließen.