Hardware > Hardware (Classic 16-/32-Bit)

Einfach programmierbares Modul für ROM-Port?

<< < (7/19) > >>

czietz:
1ST1, dann verstehe ich das wohl falsch: http://pasti.fxatari.com/68kdocs/AtariSTCycleCounting.html:


--- Zitat --- Bus cycles on the 68000 take a minimum of four clock cycles. But most of the time during a bus cycle is spent for control and handshake. And RAM at the time was fast enough to perform an access cycle in half that time. So the ST interleaves CPU and Video access to RAM, two clock cycles for each.
[...]
The MMU allocates two clock cycles for each type of RAM access, in a round-robin fashion. Two clock cycles for “internal”, and two for “external” access.
--- Ende Zitat ---

Danach wäre es für's RAM beinahe so wie in meiner Erinnerung. RAM-Zugriffe finden alle 2 Taktzyklen statt (mit 4 MHz), die CPU kommt aber nur alle 4 Taktzyklen (mit 2 MHz) zum Zug.

Gast120501:
Schau mal hier rein: http://www.atariprofibuch.de/ATARI%20Profibuch%20ST-STE-TT.pdf - Seite 836, leider nicht ausführlich, dort steht aber zumindestens dass die Shifter- und CPU-Zugriffe zeitlich miteinander verzahnt sind. Genauer findet man es im Vorstellungsartikel zum ST aus der c't im Jahr 1985. http://www.heise.de/newsticker/meldung/Sensationell-PC-Schreck-Atari-ST-wird-30-Jahre-alt-2690017.html?hg=1&hgi=3&hgf=true (auf die Seite blättern, wo das Oszidiagramm gezeigt wird, das isses, plus Text auf der selben Zeit.)

czietz:
Klar, Shifter und CPU greifen zeitlich versetzt aufs RAM zu. Das steht ja auch im Zitat, das ich von der genannten Webseite gebracht hatte.

Nur greifen sie halt nicht mit jeweils 8 MHz zu. Das von Dir in der c't gefundene Oszillogramm belegt ja, was ich bloß im Hinterkopf hatte. Shifter und CPU kommen jeweils alle 500ns (im Plot die Kästchen zählen) zum Zug, greifen also jeweils mit 1/500ns = 2 MHz aufs RAM zu, insgesamt muss das RAM also Zugriffe mit 4 MHz verkraften.

Ich nehme an, die Zugriffszeit gilt fürs ROM genauso, nur dass da alle Zugriffe von der CPU kommen...

EDIT: Möglicherweise reden wir aneinander vorbei. Du hast natürlich Recht, dass die Shifter-Zugriffe die CPU (in der Regel) nicht ausbremsen. Nur liegt das nicht daran, dass beide mit 8 MHz auf das RAM zugreifen können, sondern daran, dass der MC68000 selbst ohne Shifter in den meisten Fällen nur alle 4 Taktzyklen einen Buszugriff machen würde und somit auch ohne Shifter über die 2 MHz Speicherzugriffstakt nicht hinaus käme. Das ist wichtig, um die Zugriffszeiten der verwendeten Speicher korrekt zu wählen.

Arne:

--- Zitat von: czietz am Mo 08.02.2016, 17:49:05 ---Nur greifen sie halt nicht mit jeweils 8 MHz zu.
--- Ende Zitat ---
Warum hängst Du Dich eigentlich so starr an einer Taktrate auf? Du hast es hier mit einem asynchronen Bus zu tun. Wenn da ein DIVS/DIVU geladen wird, tut sich erstmal eine Zeitlang nix auf dem Bus.
Ein NOP hingegen braucht 4Takte IIRC.


--- Zitat von: czietz am Mo 08.02.2016, 17:49:05 ---Das ist wichtig, um die Zugriffszeiten der verwendeten Speicher korrekt zu wählen.
--- Ende Zitat ---
Wenn es Dir ums Flash geht: da reichen 200ns problemlos. So langsame wirst Du vermutlich nicht finden. Im Testkit habe ich 120ns und 100ns, weil ich langsamere gar nicht bekommen habe.

czietz:

--- Zitat von: Arne am Mo 08.02.2016, 18:05:39 ---Wenn es Dir ums Flash geht: da reichen 200ns problemlos. So langsame wirst Du vermutlich nicht finden. Im Testkit habe ich 120ns und 100ns, weil ich langsamere gar nicht bekommen habe.

--- Ende Zitat ---

Das ist doch mal eine Aussage. Danke schön!  :)

Navigation

[0] Themen-Index

[#] Nächste Seite

[*] Vorherige Sete