Hm, ich zähle 15 Leitungen für das DMA-Interface und 14 für das SRAM plus einen 4 MHz Clock-Eingang, total also 30. Selbst das kleinste CPLD sollte doch 30 IOs haben? Wie viele Makrozellen benötigt werden, kann ich mangels Erfahrung nicht abschätzen. Müsste man im Entwicklungstool nachbauen und einmal generieren lassen.